特許
J-GLOBAL ID:200903025403745470
半導体集積回路装置および半導体集積回路装置の製造方法
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平11-226876
公開番号(公開出願番号):特開2001-053076
出願日: 1999年08月10日
公開日(公表日): 2001年02月23日
要約:
【要約】【課題】 ダマシン法を用いて形成された銅配線の絶縁破壊耐性(信頼性)を向上する。【解決手段】 シリコン酸化膜39の配線溝40に埋め込むCu配線46a〜46eをCMPを用いた研磨で形成し、CMP後の洗浄工程を経た後に、シリコン酸化膜39およびCu配線46a〜46eの表面を還元性プラズマ(アンモニアプラズマ)で処理する。その後、真空破壊することなく、連続的にキャップ膜(シリコン窒化膜)を形成する
請求項(抜粋):
(a)半導体基板の上層に第1絶縁膜を形成し、前記第1絶縁膜に溝を形成する工程、(b)前記第1絶縁膜上に第1導電膜を堆積し、前記溝を埋め込む第2導電膜を形成する工程、(c)前記溝以外の前記第1絶縁膜上の前記第2導電膜および第1導電膜を研磨により除去し、前記溝内に配線を形成する工程、(d)前記第1絶縁膜および配線の表面を還元性雰囲気のプラズマにより処理する工程、(e)前記プラズマ処理工程の終了後、前記第1絶縁膜および配線上に第2絶縁膜を堆積する工程、を含むことを特徴とする半導体集積回路装置の製造方法。
IPC (2件):
H01L 21/3205
, H01L 21/768
FI (2件):
H01L 21/88 K
, H01L 21/90 A
Fターム (73件):
5F033HH08
, 5F033HH11
, 5F033HH18
, 5F033HH19
, 5F033HH21
, 5F033HH23
, 5F033HH32
, 5F033HH33
, 5F033HH34
, 5F033JJ01
, 5F033JJ08
, 5F033JJ11
, 5F033JJ18
, 5F033JJ19
, 5F033JJ21
, 5F033JJ23
, 5F033JJ32
, 5F033JJ33
, 5F033JJ34
, 5F033KK01
, 5F033KK08
, 5F033KK11
, 5F033KK18
, 5F033KK19
, 5F033KK21
, 5F033KK23
, 5F033KK32
, 5F033KK33
, 5F033KK34
, 5F033MM01
, 5F033MM02
, 5F033MM08
, 5F033MM12
, 5F033MM13
, 5F033NN06
, 5F033NN07
, 5F033PP06
, 5F033PP15
, 5F033PP27
, 5F033PP28
, 5F033QQ00
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ20
, 5F033QQ25
, 5F033QQ37
, 5F033QQ48
, 5F033QQ50
, 5F033QQ73
, 5F033QQ75
, 5F033QQ90
, 5F033QQ93
, 5F033QQ98
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033RR15
, 5F033RR24
, 5F033RR25
, 5F033SS01
, 5F033SS02
, 5F033SS04
, 5F033SS11
, 5F033SS15
, 5F033TT02
, 5F033TT04
, 5F033WW04
, 5F033XX10
, 5F033XX12
, 5F033XX14
, 5F033XX24
, 5F033XX27
引用特許: