特許
J-GLOBAL ID:200903018455219509

半導体集積回路装置の製造方法および半導体集積回路装置の製造装置

発明者:
出願人/特許権者:
代理人 (1件): 筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平9-168707
公開番号(公開出願番号):特開平11-016912
出願日: 1997年06月25日
公開日(公表日): 1999年01月22日
要約:
【要約】【課題】 Cu等を主導体層とする配線を有する半導体集積回路装置の接続孔部分におけるコンタクト抵抗を低減する。【解決手段】 銅を主導電層14aとする配線14上にスパッタ法またはCVD法で酸化シリコン膜を堆積し、層間絶縁膜16を形成する。さらに、所定の位置の層間絶縁膜16に、公知のフォトリソグラフィ技術を用いて接続孔17を開口する。この接続孔17の底部には、接続孔17の開口後にフォトリソグラフィに用いたレジストマスクの除去のためのアッシングにより、あるいは、接続孔17の開口後の大気雰囲気の暴露により、酸化層23が形成される。次に、酸化層23を、水素またはアンモニアの還元雰囲気下で、熱処理、プラズマ処理または紫外線照射して銅に変化させ、これを消失させる。
請求項(抜粋):
半導体基体の主面上に半導体集積回路素子が形成され、前記半導体集積回路素子の上層に銅、銀もしくはアルミニウムまたはそれらの合金からなる配線を有し、前記配線が複数層形成された多層配線構造を有する半導体集積回路装置の製造方法であって、(a)前記配線を覆う層間絶縁膜に接続孔または溝を開口する工程、(b)前記半導体基体を還元雰囲気に保持しつつ熱、プラズマまたは光のエネルギを印加する工程、(c)前記接続孔または溝に導電部材を形成する工程、を有することを特徴とする半導体集積回路装置の製造方法。
IPC (2件):
H01L 21/3205 ,  H01L 21/768
FI (3件):
H01L 21/88 R ,  H01L 21/88 M ,  H01L 21/90 B
引用特許:
審査官引用 (15件)
全件表示

前のページに戻る