特許

J-GLOBAL ID：200903025494726040

薄膜結晶化方法、多結晶膜および薄膜半導体装置

発明者： 中村 好伸
出願人/特許権者： シャープ株式会社
代理人 (3件)： 山本 秀策 ,  安村 高明 ,  大塩 竹志
公報種別：公開公報
出願番号（国際出願番号）：特願2005-002605
公開番号（公開出願番号）：特開2006-041465
出願日： 2005年01月07日
公開日（公表日）： 2006年02月09日
要約：

【課題】 3次元的に方位制御された多結晶膜を形成して、キャリア移動度が十分高い高性能な薄膜半導体装置を作製する。【解決手段】 (1)基板上に多結晶膜を形成し、(2)多結晶膜に互いに異なる2方向からのイオン注入を行うことによって、イオン注入方向の結晶方位がチャネリング方位である結晶粒bのみを3次元的に制御して残し、それ以外の結晶方位の結晶格子を破壊してアモルファス領域eとする。(3)3次元的に制御された結晶粒bおよび、それ以外の非晶質膜を熱処理して、3次元的に制御された結晶粒bをシードとして結晶化させることにより、3次元的に制御された結晶粒のみからなる多結晶膜を形成することができる。【選択図】 図5

請求項（抜粋）：

基板上に多結晶膜を形成する工程と、 該多結晶膜に互いに異なる2方向からイオン注入を行うことにより、3次元的に方位制御された所定の結晶方位を有する結晶粒を残し、それ以外の結晶粒を非晶質化させるイオン注入工程と、 該イオン注入工程で残った結晶粒をシ-ドとして用いて、非晶質化された領域を結晶化させて多結晶膜を形成する工程とを有する薄膜結晶化方法。

IPC (4件)：

H01L 21/20 ,  H01L 29/786 ,  H01L 21/336 ,  H01L 21/265

FI (6件)：

H01L21/20 ,  H01L29/78 627G ,  H01L29/78 620 ,  H01L21/265 V ,  H01L21/265 U ,  H01L21/265 F

Fターム (44件)：

5F052AA02 ,  5F052AA17 ,  5F052BB07 ,  5F052CA04 ,  5F052DA01 ,  5F052DA02 ,  5F052DB01 ,  5F052DB02 ,  5F052DB03 ,  5F052FA01 ,  5F052FA05 ,  5F052FA06 ,  5F052FA19 ,  5F052HA06 ,  5F052JA01 ,  5F110AA01 ,  5F110BB01 ,  5F110BB04 ,  5F110CC02 ,  5F110DD02 ,  5F110EE03 ,  5F110FF02 ,  5F110FF29 ,  5F110GG02 ,  5F110GG13 ,  5F110GG17 ,  5F110GG25 ,  5F110GG33 ,  5F110GG47 ,  5F110HJ01 ,  5F110HJ13 ,  5F110HL23 ,  5F110NN02 ,  5F110NN23 ,  5F110NN35 ,  5F110PP01 ,  5F110PP03 ,  5F110PP10 ,  5F110PP13 ,  5F110PP29 ,  5F110PP33 ,  5F110PP34 ,  5F110PP36 ,  5F110QQ11

引用特許：

出願人引用 (2件)

• 結晶化方法及びこれを用いた薄膜トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平7-194023   出願人：エルジイ・セミコン・カンパニイ・リミテッド
• CMOS型薄膜トランジスタ及びその製造方法
  公報種別：公開公報   出願番号：特願2001-177929   出願人：株式会社日立製作所