特許
J-GLOBAL ID：200903025563136624
論理回路及び画像表示装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平11-129533
公開番号（公開出願番号）：特開2000-307415
出願日： 1999年05月11日
公開日（公表日）： 2000年11月02日
要約：
【要約】【課題】 画像表示装置の駆動回路等に用いられる論理回路において、入力信号の低電圧化による低消費電力化を図る。【解決手段】 nチャネル及びpチャネルの何れか一方のトランジスタからなる回路部分において、一方の電流経路には、同様の論理演算結果を出力するCMOSロジック回路のnチャネル型トランジスタからなる回路部分と同一構成の回路が設けられ、他方の電流経路には、同様の論理演算結果を出力するCMOSロジック回路のpチャネル型トランジスタからなる回路部分と同一構成の回路が設けられ、他方の回路部分では、2つの電流経路にそれぞれ設けられたトランジスタのゲート電極が、互いのドレイン電極に相互に接続される構成とすることにより、論理回路の電源電圧よりも小さくし、消費電力を低減すると共に、論理回路の安定動作を実現する。
請求項（抜粋）：
複数の入力信号に基づいて論理演算を行うCMOS論理回路において、前記入力信号のうちの少なくとも一部は、その振幅が前記CMOS論理回路の駆動電源よりも小さいことを特徴とする論理回路。
IPC (3件)：
H03K 19/0185
, G02F 1/133 550
, H04N 5/66 102
H03K 19/00 101 E
, G02F 1/133 550
, H04N 5/66 102 B
2H093NC09
, 2H093NC11
, 2H093NC34
, 2H093ND38
, 2H093ND39
, 5C058AA08
, 5C058BA01
, 5C058BA26
, 5J056AA03
, 5J056BB17
, 5J056CC21
, 5J056DD13
, 5J056DD29
, 5J056EE03
, 5J056EE11
, 5J056FF09
, 5J056FF10
, 5J056KK01
出願人引用 (7件)
全件表示
審査官引用 (7件)
全件表示
前のページに戻る
