特許
J-GLOBAL ID：200903025581413694
シフトレジスタ回路及び表示装置
発明者：
出願人/特許権者：
代理人 (8件)：
鈴江 武彦
, 河野 哲
, 中村 誠
, 蔵田 昌俊
, 峰 隆司
, 福原 淑弘
, 村松 貞男
, 橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2007-143873
公開番号（公開出願番号）：特開2008-299941
出願日： 2007年05月30日
公開日（公表日）： 2008年12月11日
要約：
【課題】出力部における駆動能力を高く保ったまま、回路寿命を長くすることができるシフトレジスタ回路及びそれを用いた表示装置を提供すること。【解決手段】ブートストラップ回路であるコンデンサCが設けられたMOSトランジスタT15のゲート端子に接続される入力回路であるMOSトランジスタT11aと、インバータであるMOSトランジスタT14のゲート端子に接続される入力回路であるMOSトランジスタT11bの2系統の入力回路を設ける。2系統の入力回路を設けることにより、シフト動作時に、MOSトランジスタT11aの出力部における電位レベルをコンデンサCによって上昇させることができるとともに、MOSトランジスタT11aの出力部における電位レベルが上昇してもMOSトランジスタT14にゲートストレスが与えられない。【選択図】図2
請求項（抜粋）：
入力信号が入力される入力端子とリセット信号が入力されるリセット端子を有し、該入力端子と該リセット端子に前記入力信号と前記リセット信号とが異なるタイミングで入力され、前記入力信号が入力されてから前記リセット信号が入力されるまで前記入力信号に基づく第1の電位を保持して出力する第1の入力回路と、
前記入力端子と前記リセット端子に接続され、該入力端子と該リセット端子に前記入力信号と前記リセット信号とが前記異なるタイミングで入力され、前記入力信号が入力されてから前記リセット信号が入力されるまで前記入力信号に基づく第2の電位を保持して出力する第2の入力回路と、
前記第2の入力回路から出力される前記第2の電位が入力されて該第2の電位を反転して出力するインバータ回路と、
前記インバータ回路からの出力と前記第1の入力回路からの出力とが入力され、前記インバータ回路の出力と前記第1の入力回路の出力に基づく出力信号を出力する出力端を有する出力回路と、
前記第1の入力回路と前記出力回路との接続点と前記出力端との間に設けられ、前記第1の入力回路に保持される前記第1の電位を上昇させるブートストラップ回路と、
を具備することを特徴とするシフトレジスタ回路。
IPC (3件)：
G11C 19/28
, G11C 19/00
, G09G 3/20
G11C19/28 D
, G11C19/00 H
, G11C19/00 J
, G09G3/20 622E
5C080AA06
, 5C080AA10
, 5C080BB05
, 5C080DD29
, 5C080EE28
, 5C080FF11
, 5C080JJ02
, 5C080JJ03
, 5C080JJ04
出願人引用 (5件)
全件表示
審査官引用 (3件)
前のページに戻る
