半導体装置及びその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：畑泰之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-291926
公開番号（公開出願番号）：特開平11-126782
出願日： 1997年10月24日
公開日（公表日）： 1999年05月11日
要約：

【要約】【課題】 GaAsFET製造工程において、オフセットゲート電極構造を制御性良く形成する。【解決手段】 GaAs基板1上に絶縁膜4を成膜した後、フォトレジスト膜5を塗布し、露光によりゲート開口パターン8に平行して、より微細な複数の長方形からなるサイドリセス開口パターン9を形成する。前記フォトレジスト膜5をマスクとして、絶縁膜4を開口し、リセス10エッチングを行った後、全面に絶縁膜6を成膜し、ゲート開口パターン8Aを狭めると共に、サイドリセス開口部9Aを閉じる。全面エッチバックをした後、金属膜を被着し、レジストパターンをマスクとして加工して、ドレイン電極側のリセス・ゲート間距離が大きいゲート電極11を得る。

請求項（抜粋）：

半導体基板上に形成した絶縁膜上にライン状のゲート開口パターンを形成すると共に、このゲート開口パターンに隣接して前記ゲート開口パターンより微細なサイドリセス開口パターンを形成し、前記ゲート開口パターン又はサイドリセス開口パターンの下部にリセスを形成し、前記サイドリセス開口パターンを閉じた後、前記リセス内に位置する前記ゲート開口パターンを通ってゲート電極を形成したことを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/338 , H01L 29/812 , H01L 21/3065 , H01L 29/41

FI (3件)：

H01L 29/80 F , H01L 21/302 J , H01L 29/44 Z

引用特許：

審査官引用 (4件)

特開平1-122173
半導体装置の製造方法
公報種別：公開公報出願番号：特願平3-246614 出願人：日本電気株式会社
特開平4-091439

全件表示

前のページに戻る