特許
J-GLOBAL ID：200903025718938650
マッチドフィルタ回路
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平10-192501
公開番号（公開出願番号）：特開2000-013188
出願日： 1998年06月23日
公開日（公表日）： 2000年01月14日
要約：
【要約】 (修正有)【目的】 マッチドフィルタ回路の低消費電力化。【構成】 アナログ加算を電流加算回路によって行ない、低電圧化に適応させる。
請求項（抜粋）：
アナログ電圧信号をデジタル電圧信号に変換するA/D変換器と;このA/D変換器から出力されるデジタル電圧信号を順次保持する複数のレジスタと;これらレジスタに対応した複数の1ビットの係数を保持し、かつ循環シフトするシフトレジスタと;前記レジスタに接続された複数の排他的論理和回路であって、前記係数と、前記デジタル電圧信号とのビット毎の排他的論理和を算出する排他的論理和回路と;この排他的論理和回路の出力を加算し、加算結果をアナログ信号として出力するアナログ加算回路と;を備えたマッチドフィルタ回路。
IPC (4件)：
H03H 17/02 601
, G06G 7/14
, G06G 7/19
, H04B 1/707
H03H 17/02 601 Z
, G06G 7/14 U
, G06G 7/19 H
, H04J 13/00 D
