特許
J-GLOBAL ID:200903025906940688

電荷転送装置およびその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 堀 城之
公報種別:公開公報
出願番号(国際出願番号):特願2000-080743
公開番号(公開出願番号):特開2001-267553
出願日: 2000年03月22日
公開日(公表日): 2001年09月28日
要約:
【要約】【課題】 電荷検出部の浮遊拡散容量を低減し、電荷転送部の最終段での転送効率を改善すること。【解決手段】 浮遊拡散層3が、N+型半導体領域3a、N-型半導体領域3b、N型半導体オフセット領域18から構成され、N+型半導体領域3aは、P+型素子分離領域2と接することなく浮遊拡散層3内に島状または出力ゲート電極10からリセットゲート電極9まで延在して形成され、電荷転送部のN型半導体領域7よりも高濃度で形成される。N-型半導体領域3bは、この領域が空乏化するように電荷転送部のN型半導体領域7より低濃度で形成され、N-型半導体領域3bの出力ゲート電極側の領域端が出力ゲート電極10から離れてP+型素子分離領域2およびN+型半導体領域3aの間に形成される。N型半導体オフセット領域18は、出力ゲート電極10とN-型半導体領域3bの隙間に、電荷転送部のN型半導体領域7と同濃度で形成される。
請求項(抜粋):
第1導電型半導体基板上に形成された第2導電型電荷転送部から信号電荷を受ける浮遊拡散層と、電荷検出後に前記信号電荷を除去するためのリセットドレイン電源に接続された第2導電型拡散層と、リセットパルスが供給されるリセットゲート電極から構成されるリセット用MOSFETと、前記浮遊拡散層に接続され当該浮遊拡散層の電位変動を検出する回路を構成する検出用MOSFETとを有し、前記浮遊拡散層は、第1導電型素子分離領域と接することなく当該浮遊拡散層内に島状に形成され前記検出用MOSFETと接続するための高濃度の第2導電型半導体領域と、前記第2導電型電荷転送部の出力ゲート電極から離れて形成され前記第1導電型素子分離領域および前記高濃度の第2導電型半導体領域の間に形成される低濃度の第2導電型半導体領域と、前記出力ゲート電極および前記低濃度の第2導電型半導体領域の隙間に形成される第2導電型半導体オフセット領域を備えていることを特徴とする電荷転送装置。
IPC (2件):
H01L 29/762 ,  H01L 21/339
Fターム (12件):
4M118AA02 ,  4M118AA03 ,  4M118AB10 ,  4M118BA25 ,  4M118DA02 ,  4M118DA23 ,  4M118DB06 ,  4M118DC05 ,  4M118DC06 ,  4M118DD04 ,  4M118DD08 ,  4M118EA03
引用特許:
審査官引用 (5件)
  • 固体撮像装置
    公報種別:公開公報   出願番号:特願平9-316561   出願人:日本電気株式会社
  • 特開昭58-210674
  • 固体撮像デバイスの製造方法
    公報種別:公開公報   出願番号:特願平11-192705   出願人:エルジイ・セミコン・カンパニイ・リミテッド
全件表示

前のページに戻る