特許
J-GLOBAL ID：200903025987301064

SOI型半導体装置及びその製造方法

発明者：
池田 直史

池田 直史 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 高月 亨
公報種別：公開公報
出願番号（国際出願番号）：特願平6-192883
公開番号（公開出願番号）：特開平8-037312
出願日： 1994年07月25日
公開日（公表日）： 1996年02月06日
要約：
【要約】【構成】 ?@絶縁膜3上に薄膜の半導体部分4(SOI層)が形成されたSOI型素子からそれぞれ成るNMOSトランジスタIとPMOSトランジスタIIとを備え、NMOSのゲート絶縁膜8を厚くするなどして、PMOSのゲート絶縁膜6と厚さを異ならしめる。?A半導体基板1(Si基板)に酸素のイオン注入を行って埋め込み絶縁膜3を形成し、薄い絶縁膜6を形成し、一方(PMOS等)をマスクして他方(NMOS等)に厚い絶縁膜8を形成し、その後各トランジスタ形成部I,IIにゲート電極12を形成する。【効果】 不都合なく所望のしきい値電圧の制御が可能で、例えば完全空乏型SOIについてこれを保ったまま、また、PMOSトランジスタのしきい値電圧に影響を及ぼすことなくNMOSトランジスタのしきい値電圧を調節することが可能となる。
請求項（抜粋）：
絶縁膜上に薄膜の半導体部分が形成されたSOI型素子からそれぞれ成るNMOSトランジスタとPMOSトランジスタとを備えたSOI型半導体装置において、該NMOSトランジスタとPMOSトランジスタとのゲート絶縁膜の厚さを互いに異ならしめて形成したことを特徴とするSOI型半導体装置。
IPC (6件)：
H01L 29/786 ,  H01L 21/265 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331 ,  H01L 21/336
FI (4件)：
H01L 29/78 613 A ,  H01L 21/265 J ,  H01L 27/08 321 C ,  H01L 29/78 617 S
引用特許：
審査官引用 (7件)
  • 特開平4-271166
  • SOI基板の製造方法
    公報種別：公開公報   出願番号：特願平4-162306   出願人：ソニー株式会社
  • 特開平4-249323
全件表示

前のページに戻る

TOP

BOTTOM