特許

J-GLOBAL ID：200903026007774006

ハイサイド動作のパフォーマンスを向上させた高電圧トランジスタ

発明者： マルティン クナイプ ,  ゲオルク レーラー ,  ジョン ムン パク
出願人/特許権者： オーストリアマイクロシステムズ アクチエンゲゼルシャフト
代理人 (7件)： 矢野 敏雄 ,  山崎 利臣 ,  久野 琢也 ,  杉本 博司 ,  星 公弘 ,  二宮 浩康 ,  アインゼル・フェリックス=ラインハルト
公報種別：公表公報
出願番号（国際出願番号）：特願2009-508156
公開番号（公開出願番号）：特表2009-536449
出願日： 2007年04月16日
公開日（公表日）： 2009年10月08日
要約：

本発明は、pドープボディがディープnウェルを介してpドープ基板から絶縁されており、ディープnウェルの最小深さ位置がピンチオフ領域となっている、高電圧NMOSトランジスタに関する。ドレイン電位が高くなるにつれて空間電荷領域が形成されることにより、ドレイン電位の遮蔽が達成される。なぜなら空間電荷領域がソースとドレインとのあいだのピンチオフ領域でフィールド酸化物に接触するからである。本発明のトランジスタは高電圧でのハイサイド動作が可能である。

請求項（抜粋）：

基板、該基板の表面近傍に形成されたディープnウェル(DN)、該ディープnウェル内に配置された高濃度にnドープされたソース(SO)およびドレイン(DR)、該ソースと該ドレインとのあいだの前記ディープnウェルの表面に配置されフィールド酸化物領域(FO)またはシャロウトレンチ領域、該フィールド酸化物領域または該シャロウトレンチ領域と前記ソースとのあいだに配置されたpドープチャネル領域(CH)、前記フィールド酸化物領域または前記シャロウトレンチ領域および前記チャネル領域を部分的にカバーするゲート(G)、ならびに、前記ディープnウェルを介して前記基板から絶縁されたボディを有しており、前記ディープnウェルは前記フィールド酸化物領域の中央下方にピンチオフ領域(PO)を有しており、前記ディープnウェルは該ピンチオフ領域に最小深さを有しており、前記ゲートは前記ディープnウェルの最小深さのピンチオフポイントの上方に延在している ことを特徴とする高電圧NMOS型トランジスタ。

IPC (1件)：

H01L 29/78

FI (1件)：

H01L29/78 301D

Fターム (14件)：

5F140AA25 ,  5F140AC21 ,  5F140BB13 ,  5F140BD19 ,  5F140BF01 ,  5F140BF04 ,  5F140BF44 ,  5F140BH17 ,  5F140BH30 ,  5F140BH41 ,  5F140BH43 ,  5F140BH47 ,  5F140CB08 ,  5F140CD08

引用特許：

出願人引用 (3件)

• 電力用半導体素子
  公報種別：公開公報   出願番号：特願2000-294316   出願人：株式会社東芝
• 電力用半導体素子およびその製造方法
  公報種別：公開公報   出願番号：特願2000-060480   出願人：株式会社東芝
• 半導体装置
  公報種別：公開公報   出願番号：特願2000-017815   出願人：株式会社デンソー