半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：伊藤洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-017815
公開番号（公開出願番号）：特開2001-210823
出願日： 2000年01月21日
公開日（公表日）： 2001年08月03日
要約：

【要約】【課題】大電流を流せ、かつオフ耐圧の低下を防止できるようにする。【解決手段】 p型ベース領域6からp型アノード領域6方向に向けp型領域5を延設し、このp型領域5によってドリフト領域の一部となるn型領域4を挟み込む。そして、ドリフト領域のうちp型領域5で挟まれるn型領域4がn-型領域3よりも低抵抗となるようにする。このように、ドリフト領域の両側にp型領域5を配置することにより、p型領域5側から延びる空乏層によってドリフト領域をピンチオフすることができる。このため、半導体装置のオフ耐圧を高くすることができ、p型領域5に挟まれるn型領域4を低抵抗とすることが可能となり、より大電流を流せるようにすることができる。

請求項（抜粋）：

アノード領域(1)と、前記アノード領域上に形成された第1導電型のドリフト領域(3、4)と、前記ドリフト領域の表層部に形成された第2導電型のベース領域(6)と、前記ベース領域の表層部に形成された第1導電型のカソード領域(7)と、前記ドリフト領域と前記カソード領域の間における前記ベース領域の表面部をチャネル領域とし、該チャネル領域の表面に形成されたゲート絶縁膜(8)と、前記ゲート絶縁膜の表面に形成されたゲート電極(9)と、を備えた半導体装置において、前記アノード領域から離間して配置されると共に前記ベース領域から前記アノード領域方向に向けて延設され、かつ、前記ドリフト領域を挟み込むように該ドリフト領域の両側に配置された第2導電型の半導体領域(5)を備え、前記ドリフト領域は、前記半導体領域に挟まれた第1領域(4)と前記半導体領域に挟まれない第2領域(3)とを有して構成され、前記第1領域が前記第2領域よりも低抵抗となっていることを特徴とする半導体装置。

IPC (3件)：

H01L 29/78 655 , H01L 29/78 652 , H01L 29/78 653

FI (3件)：

H01L 29/78 655 B , H01L 29/78 652 C , H01L 29/78 653 A

引用特許：

審査官引用 (12件)

特開平4-174562
半導体装置
公報種別：公開公報出願番号：特願平8-267302 出願人：三星電子株式会社
半導体装置の製造方法
公報種別：公開公報出願番号：特願平4-153462 出願人：株式会社東芝

全件表示

前のページに戻る