特許
J-GLOBAL ID：200903026019529538

メモリモジュール

発明者：
船場 誠司

船場 誠司 について

, 
中込 儀延

中込 儀延 について

, 
堀口 真志

堀口 真志 について

, 
西尾 洋二

西尾 洋二 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 玉村 静世
公報種別：公開公報
出願番号（国際出願番号）：特願2000-072484
公開番号（公開出願番号）：特開2001-256772
出願日： 2000年03月10日
公開日（公表日）： 2001年09月21日
要約：
【要約】【課題】 信号反射による信号波形の乱れを抑えて信号伝送の信頼性を向上させ、アクセス時間の増大を抑制することができるメモリモジュールを提供する。【解決手段】 モジュール基板(10)は複数のメモリチップ(1)における夫々のチップデータ端子(Dm)に対応して個別に設けられた複数のモジュールデータ端子対(24L,24L)と、前記複数個のモジュールデータ端子対の間を夫々接続する複数のモジュールデータ配線(15)とを有する。複数のモジュールデータ配線は、夫々対応する前記チップデータ端子に接続され、メモリアクセスデータバスとして利用可能に構成される。複数個のメモリモジュールを並列させたメモリシステムでは各メモリモジュールのモジュールデータ配線が一連に接続され、個々のモジュールデータ配線は、メモリシステムのマザーボード上のデータバスに対する分岐配線を構成しない。メモリモジュールは、メモリアクセスデータバスのバス幅に応じたビット数の並列アクセスが保証される。
請求項（抜粋）：
モジュール基板と、前記モジュール基板に搭載され、夫々複数のチップデータ端子を有する複数個のメモリチップとを備え、前記モジュール基板は前記複数のメモリチップにおける夫々のチップデータ端子に対応して個別に設けられた複数のモジュールデータ端子対と、前記複数個のモジュールデータ端子対の間を夫々接続する複数のモジュールデータ配線とを有し、前記複数のモジュールデータ配線は夫々対応する前記チップデータ端子に接続され、メモリアクセスデータバスとして利用可能なものであることを特徴とするメモリモジュール。
IPC (6件)：
G11C 5/00 303 ,  G06F 1/18 ,  G06F 3/00 ,  G06F 13/16 510 ,  H01L 25/04 ,  H01L 25/18
FI (5件)：
G11C 5/00 303 A ,  G06F 3/00 K ,  G06F 13/16 510 A ,  G06F 1/00 320 G ,  H01L 25/04 Z
Fターム (2件)：
5B060CA03 ,  5B060MM10
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (5件)
全件表示
引用文献：
出願人引用 (1件) 審査官引用 (1件)

前のページに戻る

TOP

BOTTOM