特許
J-GLOBAL ID:200903026117071744
スイッチ回路及びそれを用いた信号処理装置
発明者:
,
出願人/特許権者:
代理人 (1件):
井上 学
公報種別:公開公報
出願番号(国際出願番号):特願2005-147504
公開番号(公開出願番号):特開2006-325044
出願日: 2005年05月20日
公開日(公表日): 2006年11月30日
要約:
【課題】 スイッチオフ時の信号遮断性能(オフアイソレーション性能)の改善し、スイッチ切換え時に発生するスパイク電圧を低減したスイッチ回路を実現する。【解決手段】 主スイッチ回路の中点電位をアース電位に低抵抗で短絡するスイッチ回路(短絡スイッチ)を設け、短絡スイッチを主スイッチがオフのときにオンにして、オフアイソレーション性能を向上させる。さらに、主スイッチの切換え時に短絡スイッチをオンしておくことで、主スイッチ切換え時に制御電源より流れる貫通電流に起因するスパイク電圧を低減する。【選択図】図1
請求項(抜粋):
複数個のMOSFETのソース端子を互いに接続し、該複数個のMOSFETのドレイン端子がそれぞれ入出力端子である主スイッチと、
該主スイッチの制御信号をオン・オフし、該制御信号に対して正負双方向の値をとる電圧をオフにする逆阻止型駆動回路と、
該逆阻止型駆動回路と前記主スイッチの制御端子との間に配置した保持回路とを備えたスイッチ回路において、
前記接続したMOSFETのソース端子を接地電位に接続する短絡スイッチ回路を備えたことを特徴とするスイッチ回路。
IPC (3件):
H03K 17/16
, H03K 17/687
, G01R 31/28
FI (3件):
H03K17/16 H
, H03K17/687 E
, G01R31/28 S
Fターム (25件):
2G132AE11
, 2G132AL09
, 5J055AX06
, 5J055AX25
, 5J055AX54
, 5J055AX64
, 5J055BX16
, 5J055BX18
, 5J055CX24
, 5J055DX10
, 5J055DX22
, 5J055DX72
, 5J055DX83
, 5J055EX07
, 5J055EY10
, 5J055EY12
, 5J055EY13
, 5J055EY21
, 5J055EZ66
, 5J055FX17
, 5J055FX24
, 5J055FX35
, 5J055GX01
, 5J055GX04
, 5J055GX07
引用特許: