特許

J-GLOBAL ID：200903026144004242

半導体装置

発明者： 古澤 和善
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 高橋 勇
公報種別：公開公報
出願番号（国際出願番号）：特願平11-344905
公開番号（公開出願番号）：特開2001-168125
出願日： 1999年12月03日
公開日（公表日）： 2001年06月22日
要約：

【要約】【課題】 チップ側ランド部と半田ボールとの接着強度の向上を図り温度ストレスによる半田ボールクラックの成長を抑制し得る半導体装置を提供すること。【解決手段】 半導体チップ1に絶縁層1Aを介して配設された配線層1Bと、各配線層1Bに設けられた入出力領域(チップ側ランド部1C)に配設される半田ボール2とを備えたBGAパッケージ型の半導体装置であって、チップ側ランド部1Cの各配線層1B部分に、単一の半田ボール2に対応して複数のランド凸部3を突設したこと。

請求項（抜粋）：

半導体チップと、この半導体チップに絶縁層を介して配設された複数の配線層と、この各配線層に設けられた入出力領域であるチップ側ランド部に配設される半田ボールとを備え、この半田ボールを介して前記各配線層とこれに対応する回路基板側の複数の各配線とを個別に接続するBGAパッケージ型の半導体装置において、前記チップ側ランド部の各配線層部分に、前記単一の半田ボールに対応して複数のランド凸部を、前記回路基板側の各配線に向けて突設したことを特徴とする半導体装置。

IPC (3件)：

H01L 21/60 ,  H01L 21/60 311 ,  H05K 1/18

FI (3件)：

H01L 21/60 311 S ,  H05K 1/18 L ,  H01L 21/92 602 J

Fターム (12件)：

5E336AA04 ,  5E336BB01 ,  5E336BC34 ,  5E336CC32 ,  5E336CC44 ,  5E336CC58 ,  5E336EE03 ,  5E336GG06 ,  5F044KK01 ,  5F044KK18 ,  5F044LL01 ,  5F044QQ06

引用特許：

審査官引用 (4件)

• バンプ電極を有する半導体装置
  公報種別：公開公報   出願番号：特願平11-222847   出願人：セイコーインスツルメンツ株式会社
• 特開平2-180020
  
• チップサイズパッケージおよびその製造方法
  公報種別：公開公報   出願番号：特願平10-334175   出願人：三洋電機株式会社
• 特開平2-180020