特許
J-GLOBAL ID：200903026224790834
不揮発性半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-207768
公開番号（公開出願番号）：特開平8-078546
出願日： 1994年08月31日
公開日（公表日）： 1996年03月22日
要約：
【要約】【目的】 ベリファイ回路を必要とせず、書き込み及び消去後のしきい値電圧のばらつきを低減できる構造及び動作を持つEEPROMを提供すること。【構成】 p型基板1に形成されたnウェル2にpウェル3を形成し、このpウェル3内に複数のメモリセルが配列形成されたEEPROMにおいて、メモリセルは、pウェル3内にソース・ドレイン拡散層4a,4bを形成すると共に、ソース・ドレイン間のチャネル上に浮遊ゲート6と制御ゲート8を積層してなり、浮遊ゲート6とpウェル3との間の電荷授受によりデータの書き換えを行うものであって、制御ゲート8に正の電圧を印加し、ソース・ドレイン4a,4bを0Vとし、pウェル3に負の電位を与えて空乏領域を形成し、nウェル2に負の電位を与えてキャリアをpウェル3に注入し、pウェル3の空乏領域でキャリアにエネルギーを与えてホットキャリアとし、このホットキャリアを浮遊ゲート6注入して書き込みを行うことを特徴とする。
請求項（抜粋）：
第1導電型の半導体基板に形成された第2導電型ウェルに複数のメモリセルが配列形成された不揮発性半導体記憶装置において、前記メモリセルは、第2導電型ウェル内に形成された第1導電型のソース,ドレイン拡散層、これらソース,ドレインに挟まれた領域にトンネル絶縁膜を介して形成された電荷蓄積層、及びこの電荷蓄積層上にゲート絶縁膜を介して形成された制御ゲートからなり、電荷蓄積層と第2導電型ウェルとの間の電荷授受によりデータの書き換えを行うものであって、第2導電型ウェルに電位を与えて空乏領域を形成し、第1導電型の半導体基板に電位を与えてキャリアを第2導電型ウェルに注入し、該ウェルの空乏領域でキャリアにエネルギーを与えてホットキャリアとし、このホットキャリアを前記電荷蓄積層に注入する手段を有することを特徴とする不揮発性半導体記憶装置。
IPC (4件)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, H01L 27/115
H01L 29/78 371
, H01L 27/10 434
