特許
J-GLOBAL ID:200903026350244780

調停回路のテスト装置及び調停回路のテスト方法

発明者:
出願人/特許権者:
代理人 (2件): 佐藤 強 ,  小川 清
公報種別:公開公報
出願番号(国際出願番号):特願2003-075575
公開番号(公開出願番号):特開2004-287526
出願日: 2003年03月19日
公開日(公表日): 2004年10月14日
要約:
【課題】複数のCPUによるアクセスを調停する調停回路の機能テストをより簡単に行なうことができる調停回路のテスト装置を提供する。【解決手段】調停制御回路9のテスト装置31によれば、アクセステストレジスタ22は、CPU2,3がROM5,6に対して夫々アクセスを行う場合に、先読み機構制御回路7により調停制御回路9に対して出力されるアクセスタイプINST[2:0]を夫々擬似的に出力する。そして、マルチプレクサ12,13は、テストモード設定レジスタ21より出力される制御信号TESTに応じて、擬似的なアクセス制御信号と対応するCPUが実際にアクセスを行うことで先読み機構制御回路7により出力されるアクセス制御信号とを、調停制御回路9に対して選択的に出力する。【選択図】 図1
請求項(抜粋):
複数のCPUが共通のバスに接続されているリソースに対して行なうアクセスを調停する調停回路の機能をテストするためのテスト装置であって、 前記複数のCPUが夫々アクセスを行う場合に前記調停回路に対して出力されるアクセス制御信号を擬似的に出力するための擬似制御信号出力回路と、 この擬似制御信号出力回路によって夫々出力される擬似的なアクセス制御信号と、対応するCPUが実際にアクセスを行う場合に夫々出力されるアクセス制御信号とを、前記調停回路に対して選択的に出力するための選択回路と、 この選択回路に何れの信号を選択的に出力させるかを制御する切替え制御信号を出力するための切替え制御信号出力回路とを備えて構成されることを特徴とする調停回路のテスト装置。
IPC (4件):
G06F11/22 ,  G06F9/46 ,  G06F13/00 ,  G06F15/177
FI (6件):
G06F11/22 360B ,  G06F11/22 310R ,  G06F9/46 360D ,  G06F13/00 301T ,  G06F15/177 678H ,  G06F15/177 682F
Fターム (13件):
5B045EE02 ,  5B045EE07 ,  5B045JJ02 ,  5B048AA21 ,  5B048DD08 ,  5B083AA04 ,  5B083BB06 ,  5B083CC11 ,  5B083DD14 ,  5B083GG08 ,  5B098AA10 ,  5B098GD16 ,  5B098JJ06
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る