特許
J-GLOBAL ID:200903026418850579
半導体集積回路
発明者:
出願人/特許権者:
,
代理人 (1件):
大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願平11-025092
公開番号(公開出願番号):特開2000-223586
出願日: 1999年02月02日
公開日(公表日): 2000年08月11日
要約:
【要約】【課題】 本発明の目的は、トランジスタのリーク電流を低減すること及びインバータ等における貫通電流を低減することである。【解決手段】 本願発明の代表的な発明は、入力される信号が有する電圧が線形的に変化し、その変化に応じて内部に流れる電流量が変化するアナログ回路と、第1または第2電圧を有する入力信号が入力され、この入力信号の電圧に応答して前記第1または第2の電圧を有する出力信号を出力する論理回路とを備えた半導体集積回路において、そのアナログ回路を構成するMOSトランジスタの閾値の絶対値は、その論理回路を構成するMOSトランジスタの閾値の絶対値より小さく設定されている。
請求項(抜粋):
入力される信号が有する電圧が線形的に変化し、その変化に応じて内部に流れる電流量が変化するアナログ回路と、第1または第2電圧を有する入力信号が入力され、この入力信号の電圧に応答して前記第1または第2の電圧を有する出力信号を出力する論理回路とを備えた半導体集積回路において、前記アナログ回路を構成するMOSトランジスタの閾値の絶対値は、前記論理回路を構成するMOSトランジスタの閾値の絶対値より小さいことを特徴とする半導体集積回路。
IPC (9件):
H01L 21/8234
, H01L 27/088
, H01L 21/265
, H01L 21/42
, H01L 27/04
, H01L 21/822
, H03K 19/0948
, H03M 1/34
, H03K 5/08
FI (7件):
H01L 27/08 102 B
, H01L 21/42
, H03M 1/34
, H03K 5/08 Z
, H01L 21/265 Z
, H01L 27/04 A
, H03K 19/094 B
Fターム (35件):
5F038AV06
, 5F038BB02
, 5F038BG05
, 5F038BG09
, 5F038BH07
, 5F038CD04
, 5F038DF12
, 5F038EZ01
, 5F038EZ13
, 5F038EZ20
, 5F048AA07
, 5F048AB04
, 5F048AB06
, 5F048AB07
, 5F048AB10
, 5F048AC03
, 5F048AC10
, 5F048BB18
, 5F048BD04
, 5F048BE02
, 5F048BE03
, 5F048BE06
, 5F048BE09
, 5J022BA01
, 5J022BA06
, 5J022CD04
, 5J022CF01
, 5J022CG01
, 5J056AA00
, 5J056AA03
, 5J056BB19
, 5J056BB49
, 5J056DD39
, 5J056DD44
, 5J056KK02
引用特許:
前のページに戻る