特許
J-GLOBAL ID：200903026455639900

液晶表示素子及びその製造方法

発明者：
ヒョンキュ・イ

ヒョンキュ・イ について

, 
ソンチャン・チョイ

ソンチャン・チョイ について


出願人/特許権者：
エルジー フィリップス エルシーディー カンパニー リミテッド

エルジー フィリップス エルシーディー カンパニー リミテッド について


代理人 (5件)： 曾我 道照 ,  曾我 道治 ,  古川 秀利 ,  鈴木 憲七 ,  梶並 順
公報種別：公開公報
出願番号（国際出願番号）：特願2005-190049
公開番号（公開出願番号）：特開2006-018287
出願日： 2005年06月29日
公開日（公表日）： 2006年01月19日
要約：
【課題】液晶表示素子の単位画素を第1及び第2画素部に2分割し、各画素部に第1及び第2スイッチング素子を別途に形成することにより、1つのスイッチング素子に不良が発生したとき、単位画素全体が不良になる可能性を排除する。【解決手段】液晶表示素子は、第1基板及び第2基板と、前記第1基板の上に交差配置されて単位画素を定義し、前記単位画素を第1及び第2画素部に2分割するゲートライン及びデータラインと、前記第1及び第2画素部にそれぞれ備えられ、同一の走査信号が印加される第1及び第2スイッチング素子と、前記第1及び第2画素部に対応して形成される複数の第1及び第2共通電極と、前記第1及び第2画素部に対応して形成される複数の第1及び第2画素電極と、前記単位画素と隣接する単位画素に共有されて共通的に信号を印加する共通ラインと、前記第1と第2基板間に形成される液晶層とを含む。【選択図】図1A
請求項（抜粋）：
第1基板及び第2基板と、 前記第1基板の上に交差配置されて単位画素を定義し、前記単位画素を第1及び第2画素部に2分割するゲートライン及びデータラインと、 前記第1及び第2画素部にそれぞれ備えられ、同一の走査信号が印加される第1及び第2スイッチング素子と、 前記第1及び第2画素部に対応して形成される複数の第1及び第2共通電極と、 前記第1及び第2画素部に対応して形成される複数の第1及び第2画素電極と、 前記単位画素と隣接する単位画素に共有されて共通信号を印加する共通ラインと、 前記第1と第2基板間に形成される液晶層と を含むことを特徴とする液晶表示素子。
IPC (3件)：
G02F 1/134 ,  G02F 1/133 ,  G02F 1/136
FI (3件)：
G02F1/1343 ,  G02F1/1335 500 ,  G02F1/1368
Fターム (25件)：
2H091FA02Y ,  2H091FA35Y ,  2H091FC10 ,  2H091GA02 ,  2H091GA08 ,  2H091GA13 ,  2H091HA06 ,  2H091LA19 ,  2H092GA14 ,  2H092GA29 ,  2H092JA46 ,  2H092JB64 ,  2H092JB67 ,  2H092JB68 ,  2H092JB69 ,  2H092KA05 ,  2H092KA18 ,  2H092KB04 ,  2H092KB13 ,  2H092MA12 ,  2H092NA01 ,  2H092PA03 ,  2H092PA08 ,  2H092PA09 ,  2H092QA06
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM