特許

J-GLOBAL ID：200903026542824276

半導体装置

発明者： 加藤 義彦
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 井上 一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-237620
公開番号（公開出願番号）：特開2003-051547
出願日： 2001年08月06日
公開日（公表日）： 2003年02月21日
要約：

【要約】【課題】 歩留まりが良好な、多層配線構造を有する半導体装置を提供する。【解決手段】 本発明の半導体装置1000は、多層配線構造を有し、SRAM部92とアナログ回路部96とを含む。半導体装置1000は、ダミー配線30を含むダミー配線形成領域200と、ダミー配線が形成されないダミー配線禁止領域100とを含む。ダミー配線禁止領域100は、アナログ回路部96を含む。

請求項（抜粋）：

基板と、前記基板上に形成された記憶回路部と、前記基板上に形成されたアナログ回路部と、を含む半導体装置であって、ダミー配線が形成されるダミー配線形成領域と、前記ダミー配線が形成されていないダミー配線禁止領域と、を含み、少なくとも前記アナログ回路部と、該アナログ回路部が占有する平面領域を鉛直上下方向に延長した領域とは、前記ダミー配線禁止領域である、半導体装置。

IPC (4件)：

H01L 21/822 ,  H01L 21/3205 ,  H01L 21/82 ,  H01L 27/04

FI (5件)：

H01L 27/04 D ,  H01L 21/82 W ,  H01L 21/88 S ,  H01L 27/04 U ,  H01L 21/82 B

Fターム (25件)：

5F033UU04 ,  5F033VV02 ,  5F033WW00 ,  5F033WW01 ,  5F033XX24 ,  5F038CA05 ,  5F038CD10 ,  5F038DF03 ,  5F038DF04 ,  5F038DF05 ,  5F038EZ20 ,  5F064AA06 ,  5F064BB09 ,  5F064BB10 ,  5F064BB13 ,  5F064BB24 ,  5F064CC22 ,  5F064CC23 ,  5F064EE14 ,  5F064EE15 ,  5F064EE23 ,  5F064EE26 ,  5F064EE56 ,  5F064EE60 ,  5F064GG03

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-096470   出願人：松下電子工業株式会社
• 自動配置配線装置およびその方法
  公報種別：公開公報   出願番号：特願平7-193560   出願人：日本電気アイシーマイコンシステム株式会社