特許
J-GLOBAL ID：200903026544533767
半導体装置およびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
青山 葆 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-315501
公開番号（公開出願番号）：特開2002-124645
出願日： 2000年10月16日
公開日（公表日）： 2002年04月26日
要約：
【要約】【課題】 キャパシタの電極とコンタクトプラグとの間の電気的接続を確保でき、しかも高集積化を容易に推進できるような半導体装置およびその製造方法を提供する。【解決手段】 メモリセルのキャパシタCを作製するために、まず半導体基板1上に層間絶縁層2,3を貫通するコンタクトプラグ4を形成する。層間絶縁層2の表面上に所定の高さを持つ犠牲物5をコンタクトプラグ4の上部に接するように形成する。その犠牲物5の側面5sに誘電体層6と対向電極7とを順に形成する。この後、犠牲物5を除去し、その犠牲物5を除去した跡の凹部31にノード電極9を埋め込んで形成する。
請求項（抜粋）：
半導体基板上の層間絶縁層上にキャパシタを有する半導体装置であって、上記キャパシタは、上記層間絶縁層を貫通する導電体からなるコンタクトプラグと、上記層間絶縁層の表面上に上記コンタクトプラグの上部に接するように設けられた所定の高さを有するノード電極と、上記ノード電極の側面に沿って設けられた所定の厚さを有する誘電体層と、上記誘電体層を介して上記ノード電極の側面に対向して設けられた所定の厚さを有する対向電極とを備えたことを特徴とする半導体装置。
IPC (3件)：
H01L 27/105
, H01L 27/108
, H01L 21/8242
H01L 27/10 444 B
, H01L 27/10 621 B
, H01L 27/10 651
5F083AD42
, 5F083AD49
, 5F083AD54
, 5F083FR02
, 5F083GA25
, 5F083JA14
, 5F083JA17
, 5F083JA38
, 5F083JA39
, 5F083JA40
, 5F083JA56
, 5F083MA05
, 5F083MA06
, 5F083MA17
, 5F083PR22
