特許

J-GLOBAL ID：200903026570683254

電子回路装置とその製造方法

発明者： 佐藤 了平 ,  盆子原 學 ,  岩田 剛治 ,  安田 尚平
出願人/特許権者： 国立大学法人大阪大学 ,  株式会社ザイキューブ
代理人 (1件)： 泉 克文
公報種別：公開公報
出願番号（国際出願番号）：特願2005-224754
公開番号（公開出願番号）：特開2007-042824
出願日： 2005年08月02日
公開日（公表日）： 2007年02月15日
要約：

【課題】 比較的簡単な製造工程によって膨大な数の配線を実装することができると共に、極めて高い歩留まりで製造することが可能な電子回路装置とその製造方法を提供し、併せてクロック信号のGHzオーダーへの高周波化に伴う高速信号伝送を実現可能な配線構造を実現する。【解決手段】 複数の電子回路素子と、当該電子回路素子を相互接続する配線層とを有する半導体基板100と、多層配線層を内蔵する多層配線構造200とを備える。半導体基板100の前記配線層の表面と多層配線構造200の接合面とが、接続用電極を用いてあるいは接続用電極を用いずに電気的・機械的に相互接続されることによって、前記半導体基板と前記多層配線構造とが一体化されている。【選択図】 図1

請求項（抜粋）：

複数の電子回路素子と、当該電子回路素子を相互接続する配線層とを有する半導体基板と、 多層配線層を内蔵すると共に、前記半導体基板の熱膨張係数とほぼ同一の熱膨張係数を持つ多層配線構造とを備え、 前記半導体基板の前記配線層の表面と前記多層配線構造の接合面とが、接続用電極を用いてあるいは接続用電極を用いずに電気的・機械的に相互接続されることによって、前記半導体基板と前記多層配線構造とが一体化されていることを特徴とする電子回路装置。

IPC (3件)：

H01L 23/12 ,  H01L 21/320 ,  H01L 23/52

FI (2件)：

H01L23/12 501P ,  H01L21/88 Z

Fターム (35件)：

5F033GG01 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH19 ,  5F033JJ01 ,  5F033JJ04 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK04 ,  5F033KK08 ,  5F033KK11 ,  5F033QQ00 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ74 ,  5F033QQ75 ,  5F033QQ80 ,  5F033QQ86 ,  5F033QQ89 ,  5F033QQ99 ,  5F033RR04 ,  5F033RR06 ,  5F033RR15 ,  5F033SS11 ,  5F033VV07 ,  5F033WW01 ,  5F033XX27 ,  5F033XX33

引用特許：

出願人引用 (1件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2004-122691   出願人：株式会社オクテック, 東京エレクトロン株式会社, シャープ株式会社, イビデン株式会社