特許
J-GLOBAL ID:200903026605585960

論理回路自動生成装置および論理検証装置

発明者:
出願人/特許権者:
代理人 (1件): 早瀬 憲一
公報種別:公開公報
出願番号(国際出願番号):特願平4-353289
公開番号(公開出願番号):特開平6-176098
出願日: 1992年12月10日
公開日(公表日): 1994年06月24日
要約:
【要約】【目的】 図的表現でその仕様を入力した論理回路の仕様から、論理回路を自動生成した論理回路結果物の正当性を検証する装置において、その結果を図的表現で表現する。【構成】 論理回路自動生成装置本体1で生成した論理回路結果物2をシミュレーション装置3に入力し、そのシミュレーション結果を情報伝達経路5を介して論理回路自動生成装置本体1に出力し、論理回路自動生成装置本体1ではそのシミュレーション結果をそのディスプレイ装置の図的入力を修飾することにより表示する。
請求項(抜粋):
図形入力、もしくはその一部にハードウェア記述言語が混在して記述された図形入力によって示された、目的とする仕様またはこれを包含する仕様を実現する論理回路結果物を生成する論理回路自動生成手段と、本装置への入力もしくは本装置が生成した論理回路結果物の正当性を検証するシミュレーションを実行する論理検証手段と、該論理検証手段によるシミュレーションの結果を、本装置に入力した図形とその図形を修飾する絵もしくは文字によって表示する検証結果表示手段とを備えたことを特徴とする論理回路自動生成装置。
IPC (2件):
G06F 15/60 360 ,  G06F 11/26 310
引用特許:
審査官引用 (5件)
  • 特開平3-019085
  • 特開昭62-177637
  • LSI設計支援装置
    公報種別:公開公報   出願番号:特願平3-310572   出願人:株式会社リコー
全件表示

前のページに戻る