特許
J-GLOBAL ID：200903026669896900

誤動作防止回路及びそれを用いた集積回路装置

発明者：
尾頃 和夫

尾頃 和夫 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願2002-177844
公開番号（公開出願番号）：特開2004-023576
出願日： 2002年06月19日
公開日（公表日）： 2004年01月22日
要約：
【課題】信号の低速化や、C-MOS論理回路における貫通電流の増大をなくして、静電気やサージ電圧などのノイズによる誤動作を防止する。【解決手段】ICの入力端子1への入力信号Aに重畳された正、負のパルスを検出回路2,3で検出し、これ等検出出力をオアゲート4へ入力し、このオア出力をパルス引延ばし回路5で所定時間だけパルス幅を引延ばし、レベル保持回路7の制御信号Eとする。一方、入力信号Aを遅延回路6で必要な時間遅延させた後、レベル保持回路7を介してIC内部の論理回路へ供給する。ノイズが検出された時には、制御信号Eがハイレベルとなり、その間は、レベル保持回路7で直前の入力信号レベルが保持されつつ出力されるので、IC内部回路へのノイズが完全に除去された信号が供給される。【選択図】 図1
請求項（抜粋）：
集積回路の入力端子と内部回路との間に設けられた誤動作防止回路であって、 前記入力端子に印加された入力信号に対する重畳パルスを検出するパルス検出手段と、 少なくとも前記パルス検出手段における遅延時間より大なる時間だけ前記入力信号を遅延する遅延手段と、 遅延時間より大なる時間だけ前記パルス検出手段の検出出力を引延ばす引延ばし手段と、 前記引延ばし手段の出力の非存在期間は前記遅延手段の出力をそのまま導出し、存在期間はその直前の前記遅延手段の出力レベルを保持して導出するレベル保持手段とを含むこと特徴とする誤動作防止回路。
IPC (3件)：
H03K5/1252 ,  H01L21/822 ,  H01L27/04
FI (2件)：
H03K5/01 G ,  H01L27/04 H
Fターム (21件)：
5F038BH02 ,  5F038BH03 ,  5F038BH05 ,  5F038BH06 ,  5F038EZ20 ,  5J039BB04 ,  5J039BB06 ,  5J039BB09 ,  5J039BB19 ,  5J039KK00 ,  5J039KK04 ,  5J039KK10 ,  5J039KK13 ,  5J039KK14 ,  5J039MM00 ,  5J039NN00 ,  5K029AA02 ,  5K029AA03 ,  5K029AA20 ,  5K029HH30 ,  5K029LL08
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM