特許
J-GLOBAL ID：200903026680837664

半導体装置の製造方法

発明者：
松本 光市

松本 光市 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平11-042769
公開番号（公開出願番号）：特開2000-243967
出願日： 1999年02月22日
公開日（公表日）： 2000年09月08日
要約：
【要約】【課題】SOI基板上に簡略化されたプロセスで半導体装置および基板コンタクトを形成することができる半導体装置の製造方法を提供する。【解決手段】第1の半導体層1、絶縁体層2および第2の半導体層3からなる基板上にトランジスタを形成する半導体装置の製造方法において、第2の半導体層3に素子分離領域4を形成する工程と、素子分離領域4に第1の半導体層1に達する開口を形成する工程と、第2の半導体層3上にゲート電極7を形成する工程と、第2の半導体層3および開口内に不純物を導入し、第2の半導体層3にソース/ドレイン領域8を、開口底部の第1の半導体層2(5)に高濃度不純物拡散領域11をそれぞれ形成する工程と、層間絶縁膜9を形成する工程と、層間絶縁膜9にコンタクトホール10を形成する工程とを有する半導体装置の製造方法。
請求項（抜粋）：
第1の半導体層と、前記第1の半導体層上に形成された絶縁体層と、前記絶縁体層上に形成された第2の半導体層からなる基板上に、トランジスタを形成する半導体装置の製造方法において、前記第2の半導体層の少なくとも一部に、下面が前記絶縁体層と接続する素子分離領域を形成する工程と、前記素子分離領域に、前記第1の半導体層に達する開口を形成する工程と、前記第2の半導体層上に、ゲート絶縁膜およびその上層の導電体層からなるゲート電極を形成する工程と、前記第2の半導体層および前記開口内に不純物を導入して、前記第2の半導体層にソース/ドレイン領域を形成し、前記開口底部の前記第1の半導体層に高濃度不純物拡散領域を形成する工程と、少なくとも前記素子分離領域および前記トランジスタ形成領域上に、層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記ソース/ドレイン領域、前記ゲート電極および前記高濃度不純物拡散領域に接続するコンタクトホールを形成する工程とを有する半導体装置の製造方法。
IPC (4件)：
H01L 29/786 ,  H01L 21/336 ,  H01L 21/762 ,  H01L 27/12
FI (4件)：
H01L 29/78 627 C ,  H01L 27/12 C ,  H01L 21/76 D ,  H01L 29/78 621
Fターム (38件)：
5F032AA07 ,  5F032AA13 ,  5F032AA35 ,  5F032AA44 ,  5F032BA01 ,  5F032BB01 ,  5F032CA03 ,  5F032CA20 ,  5F032DA43 ,  5F032DA53 ,  5F032DA57 ,  5F032DA71 ,  5F032DA74 ,  5F032DA80 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110DD22 ,  5F110DD24 ,  5F110EE05 ,  5F110EE48 ,  5F110FF02 ,  5F110GG02 ,  5F110GG24 ,  5F110HJ01 ,  5F110HJ04 ,  5F110HJ13 ,  5F110HL05 ,  5F110HL23 ,  5F110HL27 ,  5F110HM15 ,  5F110NN02 ,  5F110NN23 ,  5F110NN62 ,  5F110NN66 ,  5F110QQ11 ,  5F110QQ17
引用特許：
審査官引用 (6件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平6-162316   出願人：日本電気株式会社
  • 特開平3-120752
  • 特開平3-119764
全件表示

前のページに戻る

TOP

BOTTOM