テスト回路

発明者： ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-110759
公開番号（公開出願番号）：特開2000-304831
出願日： 1999年04月19日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】通常動作に不要であるLSIテストピンを削除し、LSI製造コストの増加を押さえる効果を持つ、テスト回路を提供することを目的とする。【解決手段】リセットまたは制御入力6によりシフトレジスタ7と制御回路9がリセットされると、セレクタ10によりテストモード設定用入力ピン4はシフトレジスタ7に接続される。次に、テストモード設定用入力ピン4からテストモード信号が入力され、その状態は、シフトレジスタ7に記憶される。設定したクロックパルス数になると、制御回路9の出力12が変化し、セレクタ10を切り替え、テストモード設定用入力ピン4がその他の用途に使用する回路への接続信号14に接続される。シフトレジスタ7の出力はデコーダ8でデコードされテストモード出力11となる。

請求項（抜粋）：

テストモードを設定するために所定の期間使用でき前記所定の期間以外は別の用途に切り替わる入力ピンを持つセレクタと、前記所定の期間の間に前記入力ピンから入力された第1の信号をシフト動作により第2の信号として保持し出力するシフトレジスタと、前記シフトレジスタが出力する前記第2の信号をデコードしテストモードを出力するデコーダと、リセット信号により入力されたクロック数をカウントして、所定のクロック数までを前記所定の期間とし前記セレクタと前記シフトレジスタを制御する制御回路とを備えたことを特徴とするテスト回路。

IPC (2件)：

G01R 31/3185 , G01R 31/28

Fターム (8件)：

2G032AA04 , 2G032AE11 , 2G032AG07 , 2G032AK14 , 2G032AK15 , 9A001BB05 , 9A001KK37 , 9A001LL05

引用特許：

出願人引用 (3件)

テストモード設定回路
公報種別：公開公報出願番号：特願平7-304114 出願人：松下電器産業株式会社
半導体集積回路
公報種別：公開公報出願番号：特願平7-333090 出願人：日本電気株式会社
特開平1-170874

審査官引用 (1件)

テストモード設定回路
公報種別：公開公報出願番号：特願平7-304114 出願人：松下電器産業株式会社

前のページに戻る