半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：松隈秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平7-084266
公開番号（公開出願番号）：特開平8-288397
出願日： 1995年04月10日
公開日（公表日）： 1996年11月01日
要約：

【要約】【目的】積層膜の段差部を跨ぐ2配線間のストリンガー(ひげ状の残り)による配線間の短絡現象を有効に防止して、歩留まりの向上を図る。【構成】例えばSiO2 からなる絶縁膜1を例えばCVD法あるいは熱酸化等にて形成する。その後、絶縁膜1上の図示しない領域に回路パターン(図示せず)を形成する。その後、この回路パターンを保護する等の目的でそれぞれエッチングレートの異なる2層の膜2及び3を形成する。例えば1層目にSi3 N4 膜2を例えば減圧CVD法にて形成した後、2層目にSiO2 膜3を例えばCVD法にて形成する。次に、全面にレジストマスク4を形成した後、該マスク4の窓4aから露出する上層のSiO2 膜3を例えばHF溶液によるウェットエッチングにて除去して、SiO2 膜3をパターニングする。次に、レジストマスク4を除去した後、上層の残存するSiO2 膜3をマスクとして露出する下層のSi3N4 膜2をRIEにて除去する。

請求項（抜粋）：

絶縁膜上にそれぞれエッチングレートが異なる2層以上の膜を積層して、上記絶縁膜上に積層膜を形成する工程と、上記積層膜のうち、上記絶縁膜の上面に積層されている下層の膜以外の上層の膜をパターニングする工程と、上記下層の膜を異方性エッチングにて選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 21/8222 , H01L 27/06 , H01L 21/3065 , H01L 21/768 , H01L 27/04 , H01L 21/822

FI (5件)：

H01L 27/06 101 D , H01L 21/302 J , H01L 21/90 V , H01L 27/04 C , H01L 27/04 R

引用特許：

審査官引用 (30件)

特開平3-021054
特開平3-268326
特開平3-211829

全件表示

前のページに戻る