特許
J-GLOBAL ID:200903026856336608

半導体装置の製造方法及び露光用マスク

発明者:
出願人/特許権者:
代理人 (1件): 金田 暢之 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-048624
公開番号(公開出願番号):特開2000-252281
出願日: 1999年02月25日
公開日(公表日): 2000年09月14日
要約:
【要約】【課題】 ウエハ周辺部における剥がれの問題を生じることのない銅埋め込み配線を有する半導体装置の製造方法を提供する。【解決手段】 1枚のウエハに複数の素子を一括して形成するものであって、ウエハ上に形成された絶縁層に溝パターンを形成し、前記溝にスパッタ法によりシード金属層を形成し、メッキ法でシード金属層上に配線金属層を形成し、絶縁層表面まで平坦化して埋め込み配線を形成する工程を有する半導体装置の製造方法において、前記絶縁層への溝パターン形成時にウエハ上の素子取りの行ない得る領域に前記溝パターンを形成するとともに、素子取りの行えないウエハ周辺領域にその最大長が30μm以下のダミーパターンを形成するもので、例えば、ウエハ1周辺部を該ダミーパターンに対応した第2のマスク3で露光してパターンを形成する。
請求項(抜粋):
1枚のウエハに複数の素子を一括して形成するものであって、ウエハ上に形成された絶縁層に溝パターンを形成し、前記溝にスパッタ法によりシード金属層を形成し、メッキ法でシード金属層上に配線金属層を形成し、絶縁層表面まで平坦化して埋め込み配線を形成する工程を有する半導体装置の製造方法において、前記絶縁層への溝パターン形成時にウエハ上の素子取りの行ない得る領域に前記溝パターンを形成するとともに、素子取りの行えないウエハ周辺領域にその最大長が30μm以下のダミーパターンを形成することを特徴とする半導体装置の製造方法。
IPC (3件):
H01L 21/3205 ,  G03F 1/08 ,  H01L 21/027
FI (3件):
H01L 21/88 B ,  G03F 1/08 D ,  H01L 21/30 502 C
Fターム (26件):
2H095BA01 ,  2H095BB02 ,  5F033HH11 ,  5F033HH32 ,  5F033MM01 ,  5F033MM08 ,  5F033MM12 ,  5F033MM13 ,  5F033PP15 ,  5F033PP27 ,  5F033PP33 ,  5F033QQ01 ,  5F033QQ09 ,  5F033QQ25 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033TT02 ,  5F033VV01 ,  5F033WW01 ,  5F033XX01 ,  5F033XX12 ,  5F046AA11 ,  5F046AA20 ,  5F046AA26 ,  5F046CB17
引用特許:
審査官引用 (2件)

前のページに戻る