特許
J-GLOBAL ID：200903026920048514
半導体装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-180304
公開番号（公開出願番号）：特開2001-016080
出願日： 1999年06月25日
公開日（公表日）： 2001年01月19日
要約：
【要約】【課題】 外部インターフェース回路に高精度に近似した低消費電力のダミーインターフェース回路の実現。【解決手段】 外部インターフェースの出力信号のレベルと等価なダミー出力信号を内部で擬似的に発生するダミーインタフェース回路7を備える半導体装置であって、ダミーインタフェース回路は、ダミー出力信号をダミー出力ライン9に出力するダミー信号出力回路8と、ダミー出力ラインに接続されたダミー容量10と、ダミー出力ラインに接続され、ダミー出力信号を外部インターフェースの出力信号のレベルに対応したレベルの信号にするダミー負荷回路20とを備える。
請求項（抜粋）：
外部データバスへの出力信号のレベルと等価なダミー出力信号を内部で擬似的に発生するダミーインタフェース回路を備える半導体装置であって、前記ダミーインタフェース回路は、前記ダミー出力信号をダミー出力ラインに出力するダミー信号出力回路と、前記ダミー出力ラインに接続されたダミー容量と、前記ダミー出力ラインに接続され、前記ダミー出力信号を前記出力信号のレベルに対応したレベルの信号にするダミー負荷回路とを備えることを特徴とする半導体装置。
Fターム (10件)：
5J001AA04
, 5J001AA05
, 5J001BB00
, 5J001BB05
, 5J001BB06
, 5J001BB08
, 5J001BB09
, 5J001BB12
, 5J001CC00
, 5J001DD04
