特許
J-GLOBAL ID:200903026975931042
プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子
発明者:
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
浅井 章弘
公報種別:公開公報
出願番号(国際出願番号):特願2001-102412
公開番号(公開出願番号):特開2001-345205
出願日: 2001年03月30日
公開日(公表日): 2001年12月14日
要約:
【要約】【課題】 寸法や厚さが高精度にコントロールされた薄膜抵抗体を形成することができるプリント基板における薄膜抵抗体の形成方法を提供する。【解決手段】 プリント基板12における薄膜抵抗体素子10の形成方法において、前記プリント基板上の絶縁層14の上に半導体プロセス等に用いられるドライプロセスにより所定の厚さの薄膜抵抗層26を形成する薄膜抵抗層形成工程と、前記薄膜抵抗層の上に導電層28を形成する導電層形成工程と、前記導電層を選択的にエッチングして少なくとも2つの導電層パッド18を形成することにより前記導電層パッド間に所定の抵抗値の薄膜抵抗体16を形成する薄膜抵抗体形成工程とを有する。これにより、寸法や厚さが高精度にコントロールされた薄膜抵抗体を形成することが可能となる。同様な手法を用いて、誘電体層を中に介在させて薄膜の上部及び下部電極層を形成して薄膜コンデンサも形成可能である。
請求項(抜粋):
プリント基板における薄膜抵抗体素子の形成方法において、前記プリント基板上の絶縁層の上に半導体プロセス等に用いられるドライプロセスにより所定の厚さの薄膜抵抗層を形成する薄膜抵抗層形成工程と、前記薄膜抵抗層の上に導電層を形成する導電層形成工程と、前記導電層を選択的にエッチングして少なくとも2つの導電層パッドを形成することにより前記導電層パッド間に所定の抵抗値の薄膜抵抗体を形成する薄膜抵抗体形成工程とを有するようにしたことを特徴とするプリント基板における抵抗体素子の形成方法。
IPC (4件):
H01C 17/06
, H05K 1/16
, H05K 3/06
, H05K 3/46
FI (6件):
H01C 17/06 M
, H05K 1/16 D
, H05K 1/16 C
, H05K 3/06 A
, H05K 3/46 Q
, H05K 3/46 B
引用特許:
審査官引用 (5件)
-
配線基板及びその製造方法
公報種別:公開公報
出願番号:特願平10-170313
出願人:日本電気株式会社
-
特開昭59-175794
-
薄膜構成体とその製造方法
公報種別:公開公報
出願番号:特願平7-139152
出願人:富士通株式会社
-
バスアビトレーシヨン装置
公報種別:公開公報
出願番号:特願平3-258599
出願人:カシオ計算機株式会社
-
特開昭59-175794
全件表示
前のページに戻る