特許
J-GLOBAL ID：200903026987755258
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-003820
公開番号（公開出願番号）：特開平8-195400
出願日： 1995年01月13日
公開日（公表日）： 1996年07月30日
要約：
【要約】【目的】 半導体装置の製造方法に関し、ベースメサを微細化して、ベース・コレクタ接合の寄生容量を低減させると共に、ベース電極の断線を防止して製造歩留りを向上させる。【構成】 化合物半導体基板1上にエミッタ・ベース接合及びベース・コレクタ接合の少なくとも一方がヘテロ接合になるように、コレクタ層、ベース層、及び、エミッタ層を含む、第1の層3、第2の層4、及び、第3の層5をエピタキシャル成長させると共に、第3の層5をメサ状にしてメサ部6を形成したのち、ベース電極8をこのメサ部6に対して自己整合的に形成し、次いで、このメサ部6の側壁にサイドウォール型ダミーベース9を設けて、少なくともベース電極8及び第2の層4をメサエッチングして、上記メサ部6に対して自己整合的にベースメサ10を形成する。
請求項（抜粋）：
化合物半導体基板上にエミッタ・ベース接合及びベース・コレクタ接合の少なくとも一方がヘテロ接合になるように、少なくともコレクタ層、ベース層、及び、エミッタ層を含む、第1の層、第2の層、及び、第3の層をエピタキシャル成長させると共に、前記化合物半導体基板からより離れた前記第3の層をメサ状にエッチングしてメサ部を形成したのち、ベース電極を前記メサ部に対して自己整合的に形成し、次いで、前記メサ部の側壁にサイドウォール型ダミーベースを形成して、前記サイドウォール型ダミーベースをマスクとして、少なくとも前記ベース電極及び前記第2の層をメサエッチングすることによって、前記メサ部に対して自己整合的にベースメサを形成することを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 21/331
, H01L 29/73
, H01L 21/205
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示
前のページに戻る
