特許
J-GLOBAL ID：200903027000394182

薄膜トランジスタ素子及びその製造方法

発明者：
山口 弘高

山口 弘高 について

, 
井樋田 悟史

井樋田 悟史 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-300088
公開番号（公開出願番号）：特開2000-124463
出願日： 1998年10月21日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 本発明は、良好なオン・オフ特性を維持したまま薄膜化された逆スタガード型薄膜トランジスタ素子提供することを目的とする。【解決手段】 透明絶縁基板101、ゲート電極102、ゲート絶縁膜103を順次形成し、その上に表面粗さ10nm以下の真性非晶質シリコン膜104、及び厚さ3nm以上10nm以下のn+型非晶質シリコン膜を形成し、次いで前記真性非晶質シリコン膜及びn+型非晶質シリコン膜の両方をアイランド状に加工し、次いで前記n+型非晶質シリコン膜上に、ソース・ドレイン電極を形成した後、プラズマ処理により、該n+型非晶質シリコン膜において、該真性非晶質シリコン膜と前記ソース・ドレイン電極とが重なり合わない部分を絶縁化した絶縁改質層を設けたことを特徴とする薄膜トランジスタ素子。
請求項（抜粋）：
少なくとも透明絶縁性基板上に、ゲート電極、ゲート絶縁膜、アイランド状真性非晶質シリコン膜、ソース・ドレイン電極、及び前記アイランド状真性非晶質シリコン膜とソース・ドレイン電極とが重なり合う部分に中間層として形成されたn+型非晶質シリコン膜とを有する逆スタガード型薄膜トランジスタ素子であって、前記ゲート絶縁膜上に表面粗さ10nm以下の真性非晶質シリコン膜を形成し、次いでこの真性非晶質シリコン膜上に厚さ3nm以上10nm以下のn+型非晶質シリコン膜を形成し、次いで前記真性非晶質シリコン膜及びn+型非晶質シリコン膜の両方をアイランド状に加工し、次いで前記n+型非晶質シリコン膜上に、ソース・ドレイン電極を形成した後、プラズマ処理により、該n+型非晶質シリコン膜において、該真性非晶質シリコン膜と前記ソース・ドレイン電極とが重なり合わない部分を絶縁化した絶縁改質層を設けたことを特徴とする薄膜トランジスタ素子。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (4件)：
H01L 29/78 618 D ,  H01L 29/78 616 L ,  H01L 29/78 618 C ,  H01L 29/78 627 C
Fターム (23件)：
5F110AA05 ,  5F110CC03 ,  5F110CC07 ,  5F110EE03 ,  5F110EE04 ,  5F110EE44 ,  5F110FF03 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG25 ,  5F110GG35 ,  5F110GG45 ,  5F110HK09 ,  5F110HK16 ,  5F110HK25 ,  5F110HL03 ,  5F110HL04 ,  5F110HL23 ,  5F110NN23 ,  5F110NN24 ,  5F110NN38 ,  5F110QQ03
引用特許：
出願人引用 (12件)
全件表示
審査官引用 (17件)
全件表示

前のページに戻る

TOP

BOTTOM