特許
J-GLOBAL ID：200903027005190445

容量素子の製造方法

発明者：
宮崎 紳一

宮崎 紳一 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-000043
公開番号（公開出願番号）：特開平5-211286
出願日： 1992年01月06日
公開日（公表日）： 1993年08月20日
要約：
【要約】【目的】占有面積が小さく、高集積化に適用した容量素子の製造方法を提供する。【構成】半導体基板1に、最上層にバリアメタルを有する第1の電極5を形成する。次でプロブスカイト系酸化膜誘電体又はTa2 O3 より成る誘電体膜7を形成する。次にこの誘電体膜上に層間膜8を成長し誘電体膜7の上部を開口する。次に最下層にバリアメタルを有する第2の電極9を形成する。
請求項（抜粋）：
半導体基板上に少なくとも1種類の配線材料より成り最上層がバリアメタル膜である第1の電極を形成する工程と、この第1の電極上に誘電体膜を選択的に形成する工程と、この誘電体膜を含む全面に絶縁膜を成長したのちパターニングし前記誘電体膜の上部を開口する工程と、露出した前記誘電体膜上に少なくとも1種類の配線材料から成り最下層がバリアメタル膜である第2の電極を形成する工程とを含むことを特徴とする容量素子の製造方法。
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM