テストパターン作成方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-096394
公開番号（公開出願番号）：特開平7-306245
出願日： 1994年05月10日
公開日（公表日）： 1995年11月21日
要約：

【要約】【目的】実装機の動作状態データより、容易、且つ高速にてテストパターンを作成することのできるテストパターン作成方法を提供する。【構成】被測定用LSI21の動作データを取得するロジック・アナライザ12と、動作データを入力パターンに変換するデータ変換回路13と、データメモリ14より入力パターンを受けて、LSI21に対する入力パターンを出力する入力パターン発生回路15と、LSI21に対する電源電圧/しきい値を設定する電圧設定回路16と、LSI21の端子電流を測定する電流測定回路17と、電流測定回路17による電流値よりFAIL情報を抽出するFAIL情報抽出回路18と、FAIL情報を格納するFAIL情報メモリ19とを少なくともLSIテスタ11内に備えて構成され、データ変換回路13において、入力データとFAIL情報が合成されてLSIテスタ用の検査用テストパターンが作成される。

請求項（抜粋）：

被測定用半導体装置を搭載する実装機の動作時に、前記半導体装置の端子における動作データを採取し、当該動作デ-タを用いて前記被測定用半導体装置を検査するLSIテスタ用の検査用テストパ-ンを作成するテストパターン作成方法において、前記被測定用半導体装置の端子における動作データを取得して、所定の入力パターンを生成して保持するパターン生成手段と、前記被測定用半導体装置の正常動作を維持するとともに、当該半導体装置において電流測定用として指定された少なくとも一つ以上の特定の端子において、所定の入力パターンの駆動入力により生じる入力電流および出力電流の電流値に差を設けるために、電源電圧VDD、Highレベル入力電圧VIH、Lowレベル入力電圧VILおよび接地電位VGを含む電圧を、VDD>VIH>VIL>VGの関係により規定される電位レベルに設定して、前記半導体装置に送出する電圧設定手段と、前記パターン生成手段より出力される入力パターンを受けて前記特定の端子に印加することにより、当該特定の端子において生じる前記入力電流ならびに出力電流を測定し、これらの入力電流と出力電流との差を検出して、前記入力パターンにおけるPASS/FAILを判定して所定のFAIL情報を抽出して保持する入出力情報抽出手段と、を備え、前記パターン生成手段において生成されるテスト用の入力パターンと、前記入出力情報抽出手段より出力されるFAIL情報とを前記パターン生成手段において合成することにより、前記半導体装置に対応する検査用テストパターンを作成することを特徴とするテストパターン作成方法。

IPC (2件)：

G01R 31/3183 , G06F 11/22 310

引用特許：

審査官引用 (8件)

特開平4-110680
特開昭62-008072
特開昭62-237367

全件表示

前のページに戻る