特許

J-GLOBAL ID：200903027112894080

同期型半導体記憶装置

発明者： 岩本 久 ,  小西 康弘 ,  堂阪 勝己 ,  村井 泰光
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-013048
公開番号（公開出願番号）：特開平8-221981
出願日： 1995年01月30日
公開日（公表日）： 1996年08月30日
要約：

【要約】【目的】 データの書込を高周波で容易に行なうことができる同期型半導体記憶装置を提供する。【構成】 1つのメモリアレイ1aに対して、2系統のグローバル信号入出力線対GIOおよびGIO′と、グローバルIO線対GIOまたはGIO′を1クロックサイクルずつ交互にライトバッファ群60aに接続するための切換スイッチ3aと、グローバルIO線対GIO′またはGIOを1クロックサイクルずつ交互にイコライズ回路61aに接続するための切換スイッチ4aとが設けられる。1クロックサイクルの間に、一方のグローバルIO線対GIOを介してのデータの書込と他方のグローバルIO線対GIO′のイコライズとを並列に行なうことができる。

請求項（抜粋）：

外部クロック信号に同期して制御信号、アドレス信号およびデータ信号を含む外部信号を取込む同期型半導体記憶装置であって、行列状に配列された複数のメモリセルを含むメモリアレイ、前記メモリアレイとデータ信号の入出力を行なうための第1および第2の信号入出力線対、前記外部クロック信号を分周して該外部クロック信号の複数倍の周期を有する内部クロック信号を出力する分周回路、前記アドレス信号に従って前記メモリアレイのうちのいずれかのメモリセルを連続的に選択する選択回路、前記分周回路から出力される前記内部クロック信号に応答して、前記選択回路によって選択されたメモリセルの各々を前記第1または第2の信号入出力線対の一端に1クロックサイクルずつ交互に接続する切換回路、および前記分周回路から出力される前記内部クロック信号に応答して、前記第1または第2の信号入出力線対の他端と1クロックサイクルずつ交互にデータ信号の授受を行なうデータ入出力回路を備える、同期型半導体記憶装置。

引用特許：

審査官引用 (2件)

• 半導体メモリ装置
  公報種別：公開公報   出願番号：特願平4-168779   出願人：松下電子工業株式会社
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-056433   出願人：株式会社日立製作所, 日立デバイスエンジニアリング株式会社