特許

J-GLOBAL ID：200903027182641570

<110>方位のシリコン表面上に形成された半導体装置およびその製造方法

発明者： 大見 忠弘 ,  須川 成利
出願人/特許権者： 大見 忠弘
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2001-307899
公開番号（公開出願番号）：特開2003-115587
出願日： 2001年10月03日
公開日（公表日）： 2003年04月18日
要約：

【要約】 (修正有)【課題】 電流駆動能力の高い電界効果トランジスタおよびその製造方法を提供する。【解決手段】 <110>面方位をその表面に有するシリコンに複数の電界効果トランジスタが形成された半導体装置において、電界効果トランジスタのソースからドレインに向かう方向が<110>面方向を向くように電界効果トランジスタを配置したことを特徴とする。

請求項（抜粋）：

実質的に<110>方位を有するシリコン表面上に複数の電界効果トランジスタが形成された半導体装置において、前記電界効果トランジスタのソース領域とドレイン領域とを結ぶ方向が、実質的に<110>方向に一致するように電界効果トランジスタを前記シリコン表面上に配置したことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/316 ,  H01L 21/336 ,  H01L 29/786

FI (5件)：

H01L 21/316 X ,  H01L 29/78 301 Q ,  H01L 29/78 301 G ,  H01L 29/78 620 ,  H01L 29/78 617 V

Fターム (47件)：

5F058BB10 ,  5F058BC02 ,  5F058BC08 ,  5F058BC11 ,  5F058BF08 ,  5F058BF29 ,  5F058BF30 ,  5F110AA01 ,  5F110AA04 ,  5F110AA07 ,  5F110AA09 ,  5F110BB04 ,  5F110CC01 ,  5F110DD01 ,  5F110DD05 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF07 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG12 ,  5F110GG17 ,  5F110NN77 ,  5F110QQ21 ,  5F140AA00 ,  5F140AA01 ,  5F140AA02 ,  5F140AA05 ,  5F140AA39 ,  5F140BA01 ,  5F140BA20 ,  5F140BB01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD06 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BD12 ,  5F140BD17 ,  5F140BE06 ,  5F140BE07 ,  5F140BE08 ,  5F140BE10

引用特許：

審査官引用 (5件)

• 半導体装置および半導体基板
  公報種別：公開公報   出願番号：特願平11-087831   出願人：株式会社日立製作所
• 特開平4-256356
  
• 特公昭48-039513
  
• 特開昭61-070748
  
• 111面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
  公報種別：公開公報   出願番号：特願平11-376170   出願人：大見忠弘

引用文献：

審査官引用 (2件)

• Mobility Anisotropy of Electrons in Inversion Layers on Oxidized Silicon Surfaces
• 新しい半導体製造プロセスと材料, 20000531, 第1刷, pp.9-11