特許

J-GLOBAL ID：200903027183906128

半導体装置

発明者： 森 昌吾
出願人/特許権者： 株式会社豊田自動織機製作所
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平8-141483
公開番号（公開出願番号）：特開平9-326441
出願日： 1996年06月04日
公開日（公表日）： 1997年12月16日
要約：

【要約】【課題】電源電圧の異なる複数のパワーMOS-FET素子の単位面積当りのオン抵抗を低減することができる半導体装置を提供する。【解決手段】半導体装置1には、電源電圧値のそれぞれ異なる複数種類のパワーMOS-FET素子10,20,30が形成されている。各パワーMOS-FET素子10,20,30のドレイン高抵抗領域となるN+ 埋め込み層12,22,32は、各素子10,20,30の耐圧値に対応して、耐圧値が高いほど拡散係数の低い不純物が添加され形成されている。各N+ 埋め込み層12,22,32は、ドライブインによって添加された不純物の拡散係数に対応してそれら拡散係数が高いほど厚くなるので、各パワーMOS-FET素子10,20,30が形成されたN--領域11,21,31は、耐圧値が高いほど厚くなる。

請求項（抜粋）：

電源電圧値の異なる複数種類のパワーMOS-FET素子をモノリシックに集積してなる半導体装置であって、前記パワーMOS-FET素子は、高抵抗領域と低抵抗領域からなるドレイン領域を有しており、各素子のドレイン高抵抗領域の厚さを、前記電源電圧値に対応して変えるようにした半導体装置。

IPC (7件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06 ,  H01L 29/78

FI (4件)：

H01L 27/08 321 M ,  H01L 27/04 D ,  H01L 27/06 102 F ,  H01L 29/78 301 X

引用特許：

審査官引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平4-207184   出願人：オムロン株式会社
• 特開昭59-029436
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-290427   出願人：日本電気株式会社