特許
J-GLOBAL ID：200903027187747130

半導体集積回路の故障検査方法及びレイアウト方法

発明者：
吉田 貴輝

吉田 貴輝 について

, 
下田 玲祐

下田 玲祐 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 森本 義弘
公報種別：公開公報
出願番号（国際出願番号）：特願平11-307872
公開番号（公開出願番号）：特開2001-127163
出願日： 1999年10月29日
公開日（公表日）： 2001年05月11日
要約：
【要約】【課題】 半導体集積回路のチップ内におけるマスクパターンの物理的な情報、セルや機能ブロックの実績を考慮し、実際の故障に基づく高精度かつ高効率の故障検査やレイアウトを行なう事を可能として、初期不良などの故障の低減に寄与できるようにする。【解決手段】 チップ内におけるマスクパターンの物理的な情報、また、セルや機能ブロックの実績を考慮して、故障の起こりやすさの順番づけ1303及び故障の重みづけを行ない、実際の故障に基づく高精度かつ高効率の故障検査1306やレイアウトを行なう。
請求項（抜粋）：
半導体集積回路における故障の発生しやすい箇所に関する情報もしくは故障を低減するためのに対策すべき情報である故障リストを用いて、前記半導体集積回路の故障検査を行なう半導体集積回路の故障検査方法。
IPC (3件)：
H01L 21/82 ,  G01R 31/28 ,  G06F 17/50
FI (6件)：
H01L 21/82 B ,  G01R 31/28 F ,  G06F 15/60 658 A ,  G06F 15/60 672 F ,  H01L 21/82 C ,  H01L 21/82 T
Fターム (23件)：
2G032AG10 ,  2G032AL14 ,  5B046AA08 ,  5B046BA04 ,  5B046JA01 ,  5F064AA04 ,  5F064BB31 ,  5F064DD13 ,  5F064DD14 ,  5F064DD24 ,  5F064DD25 ,  5F064EE14 ,  5F064EE15 ,  5F064EE16 ,  5F064EE17 ,  5F064EE26 ,  5F064EE27 ,  5F064EE45 ,  5F064EE52 ,  5F064EE54 ,  5F064HH06 ,  5F064HH09 ,  5F064HH11
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM