特許

J-GLOBAL ID：200903027260533062

トランスペアレントECCメモリシステム

発明者： ダニラック,ラドスラフ
出願人/特許権者： エヌヴィディア コーポレイション
代理人 (3件)： 山田 行一 ,  野田 雅一 ,  池田 成人
公報種別：公開公報
出願番号（国際出願番号）：特願2008-283571
公開番号（公開出願番号）：特開2009-080822
出願日： 2008年11月04日
公開日（公表日）： 2009年04月16日
要約：

【課題】リソース消費とECC問題の両方を安価に解決することが可能なフレキシブルかつ効率的なメモリ構成を提供する。【解決手段】一実施例による第1及び第2メモリ構成では、データとECCは同一のメモリバンクに備えられる。他の実施例による第1及び第2メモリ構成では、データとECCは異なるメモリバンクに備えられ、パラレルにアクセスされる。【選択図】図1

請求項（抜粋）：

データを格納するための第1ランダムアクセスメモリ構成と、 誤り訂正符号情報の格納専用の第2ランダムアクセスメモリ構成と、 から構成されるメモリシステムであって、 該メモリシステムへのデータ接続は前記第1ランダムアクセスメモリ構成の幅に限定され、 前記誤り訂正符号情報の少なくとも一部は前記データ接続を介しアクセスされ、 前記幅は、誤り訂正符号情報を含まないデータ幅であり、 前記第1及び第2ランダムアクセスメモリ構成は異なるメモリバンクに備えられ、該第1ランダムアクセスメモリ構成内のデータと該第2ランダムアクセスメモリ構成内の誤り訂正符号情報とがパラレルにアクセスされる、 ことを特徴とするメモリシステム。

IPC (1件)：

G06F 12/16

FI (1件)：

G06F12/16 320F

Fターム (8件)：

5B018GA02 ,  5B018HA14 ,  5B018HA36 ,  5B018MA01 ,  5B018MA24 ,  5B018MA34 ,  5B018PA02 ,  5B018QA16

引用特許：

出願人引用 (4件)

• 記憶回路モジュール
  公報種別：公開公報   出願番号：特願平8-264690   出願人：富士通株式会社, 富士通周辺機株式会社
• 複数ドライブ故障トレラントRAIDアルゴリズム
  公報種別：公開公報   出願番号：特願2000-000153   出願人：エルエスアイロジックコーポレーション
• 特開平4-336644
  
• 誤り訂正符号化方法及び装置、誤り訂正復号化方法及び装置、並びにデータ記録・再生装置、並びに記憶媒体
  公報種別：公開公報   出願番号：特願平9-267048   出願人：株式会社東芝

審査官引用 (5件)

• 記憶回路モジュール
  公報種別：公開公報   出願番号：特願平8-264690   出願人：富士通株式会社, 富士通周辺機株式会社
• 特開平4-336644
  
• 誤り訂正符号化方法及び装置、誤り訂正復号化方法及び装置、並びにデータ記録・再生装置、並びに記憶媒体
  公報種別：公開公報   出願番号：特願平9-267048   出願人：株式会社東芝
• 複数ドライブ故障トレラントRAIDアルゴリズム
  公報種別：公開公報   出願番号：特願2000-000153   出願人：エルエスアイロジックコーポレーション
• 特開平4-336644
  

引用文献：

出願人引用 (1件)

• コンピュータ・アーキテクチャ -設計・実現・評価のアプローチ-, 19930531, 第1版, p.431〜437

審査官引用 (3件)

• コンピュータ・アーキテクチャ -設計・実現・評価のアプローチ-, 19930531, 第1版, p.431〜437
• コンピュータ・アーキテクチャ -設計・実現・評価のアプローチ-, 19930531, 第1版, p.431〜437
• コンピュータ・アーキテクチャ -設計・実現・評価のアプローチ-, 19930531, 第1版, p.431〜437