半導体試験装置

発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平9-258304
公開番号（公開出願番号）：特開平11-094905
出願日： 1997年09月24日
公開日（公表日）： 1999年04月09日
要約：

【要約】【課題】本発明は、従来と同じブロック構成のままで、クロック間スキューを、リニアリティの位相補正の誤差と同様の少ない位相誤差となるように位相補正した半導体試験装置を提供する。【解決手段】クロックのリニアリティの位相補正をリニアライズメモリのデータにより微小遅延回路を制御しておこなう半導体試験装置において、前記微小遅延回路の分解能のステップでリニアリティの位相補正データをオフセットファイルとして保存し、前記リニアライズメモリをオフセットファイルのデータで書き換えて、クロック間スキューの補正をおこなう解決手段。

請求項（抜粋）：