特許
J-GLOBAL ID：200903027661495147

半導体基板のエッチング方法

発明者：
江頭 智子

江頭 智子 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-043351
公開番号（公開出願番号）：特開平11-243080
出願日： 1998年02月25日
公開日（公表日）： 1999年09月07日
要約：
【要約】【課題】半導体基板表面に形成する溝の底面の表面荒れを簡便な方法で防止しその形状を向上させる。【解決手段】半導体基板の表面に溝を形成する工程において、半導体基板の表面に所定のパターンを有するドライエッチング用マスクを形成する工程と、上記ドライエッチング用マスクを有する半導体基板の表面にクリーニング処理を施す工程と、このクリーニング処理後であって上記マスクを使用したドライエッチングで上記の溝を形成する。ここで、上記のクリーニング処理は、ヘリウム、ネオンまたはアルゴンガス等の不活性ガスのプラズマ中で行われる。
請求項（抜粋）：
半導体基板の表面に溝を形成する方法であって、前記半導体基板の表面に所定のパターンを有するドライエッチング用マスクを形成する工程と、前記マスクを有する半導体基板の表面にクリーニング処理を施す工程と、前記クリーニング処理後であって前記マスクを使用したドライエッチングで前記溝を形成する工程と、を含むことを特徴とする半導体基板のエッチング方法。
IPC (2件)：
H01L 21/3065 ,  H01L 21/76
FI (2件)：
H01L 21/302 N ,  H01L 21/76 L
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM