特許
J-GLOBAL ID：200903027759805640
同期型データ転送処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-243777
公開番号（公開出願番号）：特開2003-059284
出願日： 2001年08月10日
公開日（公表日）： 2003年02月28日
要約：
【要約】【課題】 簡易な回路構成で確実にレーシングを防止するクロック同期型データ転送処理装置を実現する。【解決手段】 カスケード接続される複数のラッチ回路(RDa-RDc)で構成され、連続するラッチ回路が相補的にラッチ状態とトランスペアレント状態へとなり、クロック信号に応答してデータ/信号を転送する転送回路において、これらのラッチ回路の動作を制御するクロック制御回路(CTLa-CTLc)は、次段のラッチ回路がラッチ状態となったのを検出して対応のラッチ回路の信号/データの転送を許可し、対応のクロック信号に従ってデータ/信号を転送する。次段のラッチ回路がトランスペアレント状態のときにデータ/信号が転送されるのを防止することができ、正確にデータ/信号を転送することができる。
請求項（抜粋）：
各々がクロック入力ノードに印加される信号に従って、与えられた信号を出力ノードに通過させるトランスペアレント状態と信号入力ノードの信号の変化に関わらず前記出力ノードの信号を保持するラッチ状態を取る複数の縦続接続されるラッチ回路を備える少なくとも1つのデータ転送路を備え、前記複数のラッチ回路において連続して配置されるラッチ回路においては、一方が前記ラッチ状態のときには、他方が前記トランスペアレント状態となり、前記複数のラッチ回路の状態を制御するための制御信号を生成して前記複数のラッチ回路に伝達する制御回路を備え、前記制御回路は、前記ラッチ回路に対応して配置され、各々が対応のラッチ回路に伝達されるクロック信号と次段のラッチ回路のクロック入力ノードの信号とに従って前記対応のラッチ回路のクロック入力ノードに前記制御信号を印加する複数のクロック制御回路を備える、同期型データ転送処理装置。
IPC (3件)：
G11C 19/00
, G11C 7/00 318
, H03K 5/00
G11C 19/00 G
, G11C 7/00 318 B
, H03K 5/00 K
