負荷駆動回路

発明者： ,
出願人/特許権者：
代理人 (1件)：佐藤強
公報種別：公開公報
出願番号（国際出願番号）：特願平11-115054
公開番号（公開出願番号）：特開2000-307406
出願日： 1999年04月22日
公開日（公表日）： 2000年11月02日
要約：

【要約】【課題】チップ面積の縮小を実現しながら、出力電圧幅を十分に確保すること。【解決手段】高電圧出力回路21は、高電圧電源端子VDDH と出力端子VOUT との間にNチャネル型LDMOS22を接続し、LDMOS22のゲート・ソース間に、抵抗23及び図示極性のツェナーダイオード24の並列回路を接続し、出力端子VOUT とグランド端子との間に、ツェナーダイオード24を順方向に介した状態でNチャネル型LDMOS25を接続した基本構成を有する。高電圧出力回路21にあっては、上記基本構成に加えて、LDMOS22と並列にPチャネル型LDMOS26を接続し、高電圧電源端子VDDH とグランド端子との間にNチャネル型LDMOS27を接続した構成となっている。

請求項（抜粋）：

ゲート制御型の第1の半導体スイッチング素子(22、33、35)及び第2の半導体スイッチング素子(25、34)を一対の電源端子及び出力端子に対しプッシュプル接続して構成された高電圧出力回路(21)を備え、前記第1の半導体スイッチング素子(22、33、35)及び第2の半導体スイッチング素子(25、34)を論理回路部からのハイサイド側オン指令信号及びローサイド側オン指令信号に基づいて交互に動作させるようにした負荷駆動回路において、ハイサイド側の電源端子と出力端子との間に、前記第1の半導体スイッチング素子(22、33、35)と同時にオンされるPチャネル型FET(26)を接続したことを特徴とする負荷駆動回路。

IPC (5件)：

H03K 17/687 , G05F 3/24 , H03K 17/10 , H03K 17/567 , H03K 19/0175

FI (5件)：

H03K 17/687 F , G05F 3/24 Z , H03K 17/10 , H03K 17/56 C , H03K 19/00 101 F

Fターム (39件)：

5H420NA31 , 5H420NB02 , 5H420NB23 , 5H420NB25 , 5H420NE21 , 5J055AX07 , 5J055AX47 , 5J055BX16 , 5J055CX12 , 5J055CX29 , 5J055DX09 , 5J055DX13 , 5J055DX14 , 5J055DX22 , 5J055DX31 , 5J055DX44 , 5J055DX56 , 5J055DX73 , 5J055EX14 , 5J055EY01 , 5J055EY03 , 5J055EY13 , 5J055EY21 , 5J055EZ03 , 5J055EZ25 , 5J055EZ68 , 5J055GX01 , 5J056AA05 , 5J056BB12 , 5J056BB57 , 5J056CC01 , 5J056CC21 , 5J056DD01 , 5J056DD13 , 5J056DD29 , 5J056DD56 , 5J056EE11 , 5J056EE13 , 5J056FF09

引用特許：

審査官引用 (9件)

特開平2-029115
高耐圧パワーICの出力段回路
公報種別：公開公報出願番号：特願平10-066761 出願人：富士電機株式会社
特開昭58-043627

全件表示

前のページに戻る