特許
J-GLOBAL ID：200903027956660271

F級増幅回路

発明者：
高木 一考

高木 一考 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (6件)： 三好 秀和 ,  岩▲崎▼ 幸邦 ,  川又 澄雄 ,  伊藤 正和 ,  高橋 俊一 ,  高松 俊雄
公報種別：公開公報
出願番号（国際出願番号）：特願2007-105095
公開番号（公開出願番号）：特開2008-263438
出願日： 2007年04月12日
公開日（公表日）： 2008年10月30日
要約：
【課題】増幅素子(FET)の出力容量が無視できない高周波でも高効率のF級増幅回路。【解決手段】入力信号基本角周波数ωo及び高調波成分を含む信号を出力するFET10と、FETの出力端子NOFと接地端子を接続する第1のリアクタンス二端子回路12と、FETの出力端子NOF側に配置される基本波整合回路16と、基本波整合回路の入力端子とFETの出力端子間に接続される第2のリアクタンス二端子回路14と、基本波整合回路の出力端子と接地端子を接続する負荷22とを備え、FETの出力インピーダンスを出力抵抗Roと出力容量Coからなる並列回路とし、第1のリアクタンス二端子回路12は、直流成分に対して開放、偶数高調波成分に対して短絡、奇数高調波成分に対してFETの出力容量Coと並列共振し、第2のリアクタンス二端子回路は直流成分に対して短絡、奇数高調波数成分に対して開放となる。【選択図】図2
請求項（抜粋）：
入力信号の角周波数ωoの成分およびその高調波成分を含む出力信号を出力する増幅素子と、 前記増幅素子の出力端子と接地端子を接続する第1のリアクタンス回路と、 前記増幅素子の前記出力端子側に配置される基本波整合回路と、 前記基本波整合回路の入力端子と前記増幅素子の前記出力端子間に接続される第2のリアクタンス回路と、 前記基本波整合回路の出力端子と前記接地端子を接続する負荷と を備え、 前記増幅素子の出力インピーダンスを出力抵抗と出力容量からなる並列回路のインピーダンスとし、 前記第1のリアクタンス回路は、直流成分に対して開放、角周波数2ωo、4ωo、・・・、2nωo(ただし、nは1以上の自然数)成分に対して短絡、角周波数3ωo、5ωo、・・・、(2n+1)ωo成分に対して前記増幅素子の出力容量と並列共振し、 前記第2のリアクタンス回路は直流成分に対して短絡、角周波数3ωo、5ωo、・・・、(2n+1)ωo成分に対して開放となることを特徴とするF級増幅回路。
IPC (2件)：
H03F 3/60 ,  H03F 3/19
FI (2件)：
H03F3/60 ,  H03F3/19
Fターム (32件)：
5J067AA04 ,  5J067AA67 ,  5J067CA36 ,  5J067FA00 ,  5J067HA09 ,  5J067HA29 ,  5J067HA32 ,  5J067HA33 ,  5J067KA00 ,  5J067KA05 ,  5J067KA13 ,  5J067KA29 ,  5J067KS21 ,  5J067LS12 ,  5J067QA03 ,  5J067TA01 ,  5J500AA04 ,  5J500AA67 ,  5J500AC36 ,  5J500AF00 ,  5J500AH09 ,  5J500AH25 ,  5J500AH29 ,  5J500AH32 ,  5J500AH33 ,  5J500AK00 ,  5J500AK05 ,  5J500AK13 ,  5J500AK29 ,  5J500AQ03 ,  5J500AT01 ,  5J500CK03
引用特許：
出願人引用 (2件) 審査官引用 (4件)
  • F級増幅回路,及びF級増幅器用負荷回路
    公報種別：公開公報   出願番号：特願2003-346421   出願人：株式会社ナノテコ, 相川清志, 本城和彦
  • 特開平4-077009
  • 特開平4-326206
全件表示

前のページに戻る

TOP

BOTTOM