特許
J-GLOBAL ID：200903028038010600
半導体記憶装置
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-347663
公開番号（公開出願番号）：特開平10-188553
出願日： 1996年12月26日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 バンク数およびCASレイテンシにかかわらず、各クロックサイクルごとに高速でデータを転送する。【解決手段】 プリアンプ(1)に対して、データ転送経路を2つ有するリードレジスタ(2)およびデータ転送回路(4)を設け、この2系統を用いて交互にデータを転送する。これにより、各クロックサイクルにおいて、データの衝突を伴うことなくデータを転送することができる。
請求項（抜粋）：
各々が複数のメモリセルを有しかつ互いに独立に活性/非活性状態へ駆動される複数のバンク、前記複数のバンク各々に対応して設けられ、各々が活性化時対応のバンクの選択メモリセルのデータを増幅する複数のプリアンプ手段、前記複数のプリアンプ手段各々に対応して設けられ、対応のプリアンプ手段の活性化に応答して順次前記対応のプリアンプ手段の出力データをラッチする複数の互いに並列に設けられるラッチ手段を各々が含む、対応のプリアンプ手段のデータを保持する複数のリードレジスタ手段、前記複数のリードレジスタ手段各々に対応して設けられ、各々が対応のプリアンプ手段の活性化に応答して対応のリードレジスタ手段のラッチするデータを順次選択して転送する複数の転送手段、およびバンク特定信号に応答して、前記複数の転送手段の前記バンク特定信号により特定されたバンクに対応して設けられた転送手段の転送するデータを選択して装置外部へ出力する出力手段を備える、半導体記憶装置。
IPC (2件)：
G11C 11/401
, G11C 11/407
G11C 11/34 362 H
, G11C 11/34 362 S
