特許
J-GLOBAL ID：200903028058215276
半導体集積回路装置及びその製造方法
発明者：
,
出願人/特許権者：
,
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平9-172955
公開番号（公開出願番号）：特開平11-008352
出願日： 1997年06月14日
公開日（公表日）： 1999年01月12日
要約：
【要約】【課題】 同一半導体基板上に形成されるMOSトランジスタとキャパシタの高さを同じにして、その上に形成される層間絶縁膜の平坦化を容易にする半導体集積回路装置の製造方法を提供する。【解決手段】 同一半導体基板20上に形成するMOSトランジスタのゲート酸化膜8とは異なる厚い膜厚の酸化膜11を形成し、その直下には絶縁性が破壊されない程度の不純物を注入することによって電圧係数の小さいMOSキャパシタを形成する。その際、MOSキャパシタの電極12、14、15をMOSトランジスタのゲート電極9、14、15と同一層で形成し、両方の電極の高さを同一にする。同一半導体基板上に形成されるMOSトランジスタの性能を変えないで高精度キャパシタが形成される。MOSトランジスタとキャパシタの高さを同じにすることにより、その上に形成される層間絶縁膜の平坦化が容易になる。
請求項（抜粋）：
半導体基板と、前記半導体基板に形成され、第1のシリコン酸化膜をゲート絶縁膜とするMOS型電界効果トランジスタと、前記半導体基板に形成され、第2のシリコン酸化膜を誘電体膜、前記半導体基板からなる第1の電極及びこの第2のシリコン酸化膜上に形成された第2の電極を有するキャパシタとを備え、前記第2のシリコン酸化膜は、前記第1のシリコン酸化膜より厚いことを特徴とする半導体集積回路装置。
IPC (2件)：
引用特許：
前のページに戻る
