特許
J-GLOBAL ID：200903028081869429

薄膜トランジスタおよびその製造方法

発明者：
宮田 豊

宮田 豊 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平8-326615
公開番号（公開出願番号）：特開平10-173190
出願日： 1996年12月06日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 OFF(オフ)電流が低く、素子特性のばらつきが少なく再現性の高い薄膜トランジスタを実現する。【解決手段】 チャネル領域56およびソース・ドレイン領域55を有するポリシリコン薄膜50上に第1および第2のゲート絶縁膜60,70を介してゲート電極80を設けてあり、第1のゲート絶縁膜60はチャネル領域56のソース・ドレイン領域55近傍を除く央部上には設けず、ゲート絶縁膜の膜厚をチャネル領域56の央部上よりもソース・ドレイン領域55の近傍を厚くしている。これにより、ゲート絶縁膜の単位面積当りの静電容量がチャネル領域56上の央部よりソース・ドレイン領域55の近傍の方が小さくなり、ソース・ドレイン領域55近傍に過度のゲート電界が加わらず、OFF電流が低くなる。また、チャネル領域56の央部上の第1のゲート絶縁膜60を除去するという簡単な方法により、ゲート絶縁膜の膜厚を調整できる。
請求項（抜粋）：
絶縁性基板上にチャネル領域およびソース・ドレイン領域を有する半導体層を形成し、この半導体層上にゲート絶縁膜を介してゲート電極を形成した薄膜トランジスタであって、前記ゲート絶縁膜の膜厚を、前記チャネル領域の央部上よりも前記ソース・ドレイン領域の近傍を厚くしたことを特徴とする薄膜トランジスタ。
IPC (2件)：
H01L 29/786 ,  H01L 21/336
FI (5件)：
H01L 29/78 617 S ,  H01L 29/78 616 V ,  H01L 29/78 616 M ,  H01L 29/78 617 U ,  H01L 29/78 627 G
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM