特許

J-GLOBAL ID：200903028148311339

論理回路の消費電力低減回路及びそれに用いる消費電力低減方法

発明者： 重松 英樹
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平11-099532
公開番号（公開出願番号）：特開2000-295769
出願日： 1999年04月07日
公開日（公表日）： 2000年10月20日
要約：

【要約】【課題】 未動作部がない回路にも適用可能とし、複雑な制御を行うことなく基板全体の電力を低減可能な消費電力低減回路を提供する。【解決手段】 論理回路部2へ電源電圧を供給するDC/DC変換部4と論理回路部2とを含む基板1には動作保証された最低電源電圧を格納するROM7が実装されている。給電装置9からの電源投入の際に、電圧制御装置8は基板1上のROM7から動作保証された最低電源電圧を読出し、その値によって分圧回路6内の分圧比を制御する。DC/DC変換部4内の電圧監視部5は所望の出力電圧を論理回路部2に供給するように監視制御している。

請求項（抜粋）：

給電された電源電圧を変換する変換回路が搭載された基板上に搭載される論理回路の消費電力低減回路であって、出荷時に検出されかつ前記基板の動作保証された最低電源電圧の情報を保持する読出し専用の記憶手段と、通常動作時に前記記憶手段の記憶内容に基づいて前記最低電源電圧が前記変換回路から前記論理回路に供給されるよう制御する制御手段とを前記基板上に有することを特徴とする消費電力低減回路。

IPC (3件)：

H02J 1/00 307 ,  G06F 1/32 ,  H03K 19/00

FI (3件)：

H02J 1/00 307 F ,  H03K 19/00 A ,  G06F 1/00 332 Z

Fターム (15件)：

5B011DB03 ,  5B011DC01 ,  5B011EA09 ,  5B011LL02 ,  5G065AA01 ,  5G065FA02 ,  5G065HA02 ,  5G065JA04 ,  5G065JA07 ,  5G065LA01 ,  5G065MA09 ,  5G065NA02 ,  5J056BB17 ,  5J056CC03 ,  5J056GG09

引用特許：

審査官引用 (4件)

• 半導体集積回路装置
  公報種別：公開公報   出願番号：特願平4-301999   出願人：松下電器産業株式会社
• 低消費電力化回路
  公報種別：公開公報   出願番号：特願平6-322082   出願人：川崎製鉄株式会社
• 特開平2-214313
  
• 特開平2-214313