特許
J-GLOBAL ID:200903028198467704
セラミックチップ内蔵基板とその製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
若田 勝一
公報種別:公開公報
出願番号(国際出願番号):特願2002-164898
公開番号(公開出願番号):特開2003-078251
出願日: 2002年06月05日
公開日(公表日): 2003年03月14日
要約:
【要約】【課題】内蔵素子の高密度化が可能となり、その結果、薄型化、小型化が可能となるセラミックチップ内蔵基板とその製造方法を提供する。【解決手段】樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を薄い板状に形成し硬化してコア基板2Aとする。コア基板2Aの表裏面の少なくともいずれかに薄膜導体3を形成し、その両面に、薄い板状に形成して半硬化したプリプレグ4Aとを、穴6の位置するように積層する。該積層したコア基板2Aとプリプレグ4Aからなる積層体5に設けた穴6にセラミックチップ1を埋める。前記積層体5および前記セラミックチップ1の表裏面に銅箔7Aを配して熱プレスにより一体化し、該銅箔7をパターニングする。
請求項(抜粋):
樹脂、または該樹脂に粉末状の機能材料を混合してなる複合材料を、導体層と共に複数層積層してなるセラミックチップ内蔵基板であって、表裏面に薄膜導体を形成したコア層を少なくとも1層有し、前記コア層の表裏面に前記材料でなる接着層を配して積層体を構成し、該積層体に積層方向に貫通した穴を有し、該穴にセラミックチップを内蔵し、前記積層体およびセラミックチップの表裏面に熱プレスにより一体化された銅箔をパターニングした導体パターンを有する、ことを特徴とするセラミックチップ内蔵基板。
IPC (6件):
H05K 3/46
, H01F 17/00
, H01F 41/04
, H01F 41/18
, H01G 4/40
, H05K 1/16
FI (8件):
H05K 3/46 Q
, H05K 3/46 G
, H01F 17/00 B
, H01F 41/04 C
, H01F 41/18
, H05K 1/16 B
, H05K 1/16 D
, H01G 4/40 321 A
Fターム (71件):
4E351AA01
, 4E351BB03
, 4E351BB05
, 4E351BB09
, 4E351BB31
, 4E351BB32
, 4E351CC03
, 4E351DD04
, 4E351DD05
, 4E351DD08
, 4E351DD10
, 4E351DD19
, 4E351DD43
, 4E351DD48
, 4E351EE15
, 4E351EE16
, 4E351EE19
, 4E351GG07
, 4E351GG09
, 4E351GG12
, 4E351GG20
, 5E049FC01
, 5E049GC01
, 5E049HC05
, 5E049JC05
, 5E062FF01
, 5E070AA01
, 5E070BA11
, 5E070BB03
, 5E070CB03
, 5E070CB13
, 5E082AB03
, 5E082BC38
, 5E082DD07
, 5E082EE35
, 5E082GG10
, 5E346AA13
, 5E346AA15
, 5E346AA36
, 5E346AA41
, 5E346CC04
, 5E346CC09
, 5E346CC10
, 5E346CC13
, 5E346CC21
, 5E346CC32
, 5E346CC33
, 5E346CC34
, 5E346CC37
, 5E346DD02
, 5E346DD07
, 5E346DD12
, 5E346DD16
, 5E346DD17
, 5E346DD32
, 5E346EE08
, 5E346EE09
, 5E346EE13
, 5E346EE18
, 5E346EE20
, 5E346FF04
, 5E346FF45
, 5E346GG08
, 5E346GG15
, 5E346GG22
, 5E346GG28
, 5E346HH08
, 5E346HH22
, 5E346HH24
, 5E346HH26
, 5E346HH33
引用特許:
審査官引用 (5件)
-
特開平4-356998
-
配線基板
公報種別:公開公報
出願番号:特願平9-231217
出願人:京セラ株式会社
-
多層配線基板の製造方法
公報種別:公開公報
出願番号:特願平10-117213
出願人:日本特殊陶業株式会社
-
積層複合電子部品
公報種別:公開公報
出願番号:特願平4-299102
出願人:太陽誘電株式会社
-
特開平4-356998
全件表示
前のページに戻る