特許
J-GLOBAL ID：200903028297042847
接続テスト方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
杉村 暁秀 (外2名)
公報種別：公表公報
出願番号（国際出願番号）：特願平11-540171
公開番号（公開出願番号）：特表2001-523347
出願日： 1999年01月25日
公開日（公表日）： 2001年11月20日
要約：
【要約】本発明は、集積回路(IC)アセンブリの相互接続部をテストする方法に関するものである。これに関して、テスト信号を、相互接続部に対して入力端子を提供するICピン(110)に供給する。境界走査法のような既知の方法において、応答信号は、別のICピンによって提供される相互接続部の出力端子上で測定される。しかしながら、本発明によれば、テスト信号が供給されるのと同一の端子(110)に発生する応答信号が評価される。これは、テストすべき相互接続部の一方の端部にしか適切なテストハードウェアを提供できない場合でも本発明の方法を適用できるという利点を有する。この方法は、特にICピン(110)と給電ライン例えばアース線との間のキャパシタンス(195)をテストするのに適切である。
請求項（抜粋）：
回路内の信号経路をテストする方法であって、この方法が、前記信号経路の端子にテスト信号を供給するステップを具える方法において、 前記方法が、前記端子上の応答信号を評価するステップを更に具えることを特徴とする方法。
引用特許：
前のページに戻る
