特許
J-GLOBAL ID：200903028326811030
三次元半導体パッケージ製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2006-111216
公開番号（公開出願番号）：特開2007-287803
出願日： 2006年04月13日
公開日（公表日）： 2007年11月01日
要約：
【課題】 半導体ディバイスを三次元実装し、各半導体ディバイス間の配線の短縮化、微細化、高密度化を図った三次元半導体パッケージを製造する。 【解決手段】 ダミー基板4上に半導体ディバイス10と配線層11と導電ポスト12を封止樹脂層13に埋め込みかつ研磨により薄型化して各層の単位ウェハ層基板体3を別工程により製作し、単位ウェハ層基板体3からダミー基板4を剥離して製作した下層の単位ウェハ層体2に上層の単位ウェハ層基板体3を積層した後に当該単位ウェハ層基板体3からダミー基板3を剥離して積層体を製作する工程を繰り返して半導体ディバイス10を三次元実装した半導体パッケージ1を製造する。 【選択図】 図2
請求項（抜粋）：
主面上に剥離層を形成したダミー基板を用い、
上記剥離層上に配線層を形成する配線層形成工程と、
上記配線層上に複数個の導電ポストを形成する導電ポスト形成工程と、
少なくとも1個以上の半導体ディバイスを、その電極形成面を実装面として当該電極形成面に設けられた電極と上記配線層に相対して形成した端子部を接続して実装するフリップチップ実装法により上記配線層上に実装する半導体ディバイス実装工程と、
上記ダミー基板上に、上記導電ポストと上記半導体ディバイスを封止する封止樹脂層を形成する封止樹脂層形成工程と、
上記封止樹脂層と上記半導体ディバイス及び上記導電ポストを研磨して上記導電ポストの先端部を研磨面に露出させる研磨工程と、
上記研磨面に露出された上記各導電ポストの先端部にそれぞれ接続バンプを形成する接続バンプ形成工程と
を有する単位ウェハ層基板体製作工程により、上記ダミー基板上に剥離層を介して上記半導体ディバイスと上記配線層及び上記各導電ポストを上記封止樹脂層内に埋め込みかつ上記各導電ポスト上に上記接続バンプを形成した単位ウェハ層基板体を製作し、
第1層単位ウェハ層基板体に対して、上記剥離層を介して上記ダミー基板を剥離するダミー基板剥離工程と、上記配線層上に残った上記剥離層を除去する剥離層除去工程と、上記剥離層が除去されて露出した上記配線層上に接着層を形成する接着層形成工程を施して第1層単位ウェハ層体を製作する第1層単位ウェハ層体製作工程と、
上記第1単位ウェハ層体の上記接着層上に、別工程の上記単位ウェハ層基板体製作工程により製作した第2単位ウェハ層基板体が上記研磨面側を積層面として上記各導電ポストに設けた上記接続バンプを相対する上記配線層に設けた接続端子部上に位置合わせされて上記接着層を介して接合する第2単位ウェハ層基板体積層工程と、
上記第2単位ウェハ層基板体に対して、ダミー基板剥離工程と剥離層除去工程と接着層形成工程とを施して第1層単位ウェハ層体との積層体を構成する第2単位ウェハ層体を製作する第2単位ウェハ層体製作工程とを施し、
上記第1層単位ウェハ層体と上記第2単位ウェハ層体との積層体に対して、上層単位ウェハ層基板体積層工程及び上層単位ウェハ層体製作工程を繰り返すことにより、単位ウェハ層体を多層に積層した三次元半導体モジュールを製造することを特徴とする三次元半導体モジュールの製造方法。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
